[e1000e] Add e1000e driver
[people/pcmattman/gpxe.git] / src / drivers / net / e1000e / e1000e_80003es2lan.h
1 /*******************************************************************************
2
3   Intel PRO/1000 Linux driver
4   Copyright(c) 1999 - 2009 Intel Corporation.
5
6   This program is free software; you can redistribute it and/or modify it
7   under the terms and conditions of the GNU General Public License,
8   version 2, as published by the Free Software Foundation.
9
10   This program is distributed in the hope it will be useful, but WITHOUT
11   ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
12   FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
13   more details.
14
15   You should have received a copy of the GNU General Public License along with
16   this program; if not, write to the Free Software Foundation, Inc.,
17   51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
18
19   The full GNU General Public License is included in this distribution in
20   the file called "COPYING".
21
22   Contact Information:
23   Linux NICS <linux.nics@intel.com>
24   e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
25   Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
26
27 *******************************************************************************/
28
29 FILE_LICENCE ( GPL2_OR_LATER );
30
31 #ifndef _E1000E_80003ES2LAN_H_
32 #define _E1000E_80003ES2LAN_H_
33
34 #define E1000_KMRNCTRLSTA_OFFSET_FIFO_CTRL       0x00
35 #define E1000_KMRNCTRLSTA_OFFSET_INB_CTRL        0x02
36 #define E1000_KMRNCTRLSTA_OFFSET_HD_CTRL         0x10
37 #define E1000_KMRNCTRLSTA_OFFSET_MAC2PHY_OPMODE  0x1F
38
39 #define E1000_KMRNCTRLSTA_FIFO_CTRL_RX_BYPASS    0x0008
40 #define E1000_KMRNCTRLSTA_FIFO_CTRL_TX_BYPASS    0x0800
41 #define E1000_KMRNCTRLSTA_INB_CTRL_DIS_PADDING   0x0010
42
43 #define E1000_KMRNCTRLSTA_HD_CTRL_10_100_DEFAULT 0x0004
44 #define E1000_KMRNCTRLSTA_HD_CTRL_1000_DEFAULT   0x0000
45 #define E1000_KMRNCTRLSTA_OPMODE_E_IDLE          0x2000
46
47 #define E1000_KMRNCTRLSTA_OPMODE_MASK            0x000C
48 #define E1000_KMRNCTRLSTA_OPMODE_INBAND_MDIO     0x0004
49
50 #define E1000_TCTL_EXT_GCEX_MASK 0x000FFC00 /* Gigabit Carry Extend Padding */
51 #define DEFAULT_TCTL_EXT_GCEX_80003ES2LAN        0x00010000
52
53 #define DEFAULT_TIPG_IPGT_1000_80003ES2LAN       0x8
54 #define DEFAULT_TIPG_IPGT_10_100_80003ES2LAN     0x9
55
56 /* GG82563 PHY Specific Status Register (Page 0, Register 16 */
57 #define GG82563_PSCR_POLARITY_REVERSAL_DISABLE  0x0002 /* 1=Reversal Disabled */
58 #define GG82563_PSCR_CROSSOVER_MODE_MASK        0x0060
59 #define GG82563_PSCR_CROSSOVER_MODE_MDI         0x0000 /* 00=Manual MDI */
60 #define GG82563_PSCR_CROSSOVER_MODE_MDIX        0x0020 /* 01=Manual MDIX */
61 #define GG82563_PSCR_CROSSOVER_MODE_AUTO        0x0060 /* 11=Auto crossover */
62
63 /* PHY Specific Control Register 2 (Page 0, Register 26) */
64 #define GG82563_PSCR2_REVERSE_AUTO_NEG          0x2000
65                                                /* 1=Reverse Auto-Negotiation */
66
67 /* MAC Specific Control Register (Page 2, Register 21) */
68 /* Tx clock speed for Link Down and 1000BASE-T for the following speeds */
69 #define GG82563_MSCR_TX_CLK_MASK                0x0007
70 #define GG82563_MSCR_TX_CLK_10MBPS_2_5          0x0004
71 #define GG82563_MSCR_TX_CLK_100MBPS_25          0x0005
72 #define GG82563_MSCR_TX_CLK_1000MBPS_2_5        0x0006
73 #define GG82563_MSCR_TX_CLK_1000MBPS_25         0x0007
74
75 #define GG82563_MSCR_ASSERT_CRS_ON_TX           0x0010 /* 1=Assert */
76
77 /* DSP Distance Register (Page 5, Register 26) */
78 /*
79  * 0 = <50M
80  * 1 = 50-80M
81  * 2 = 80-100M
82  * 3 = 110-140M
83  * 4 = >140M
84  */
85 #define GG82563_DSPD_CABLE_LENGTH               0x0007
86
87 /* Kumeran Mode Control Register (Page 193, Register 16) */
88 #define GG82563_KMCR_PASS_FALSE_CARRIER         0x0800
89
90 /* Max number of times Kumeran read/write should be validated */
91 #define GG82563_MAX_KMRN_RETRY                  0x5
92
93 /* Power Management Control Register (Page 193, Register 20) */
94 #define GG82563_PMCR_ENABLE_ELECTRICAL_IDLE     0x0001
95                                           /* 1=Enable SERDES Electrical Idle */
96
97 /* In-Band Control Register (Page 194, Register 18) */
98 #define GG82563_ICR_DIS_PADDING                 0x0010 /* Disable Padding */
99
100 #endif