Import from Etherboot 5.4
[people/holger/gpxe.git] / src / drivers / net / r8169.c
1 /**************************************************************************
2 *    r8169.c: Etherboot device driver for the RealTek RTL-8169 Gigabit
3 *    Written 2003 by Timothy Legge <tlegge@rogers.com>
4 *
5 *    This program is free software; you can redistribute it and/or modify
6 *    it under the terms of the GNU General Public License as published by
7 *    the Free Software Foundation; either version 2 of the License, or
8 *    (at your option) any later version.
9 *
10 *    This program is distributed in the hope that it will be useful,
11 *    but WITHOUT ANY WARRANTY; without even the implied warranty of
12 *    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13 *    GNU General Public License for more details.
14 *
15 *    You should have received a copy of the GNU General Public License
16 *    along with this program; if not, write to the Free Software
17 *    Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
18 *
19 *    Portions of this code based on:
20 *       r8169.c: A RealTek RTL-8169 Gigabit Ethernet driver 
21 *               for Linux kernel 2.4.x.
22 *
23 *    Written 2002 ShuChen <shuchen@realtek.com.tw>
24 *         See Linux Driver for full information
25 *       
26 *    Linux Driver Version 1.27a, 10.02.2002
27
28 *    Thanks to:
29 *       Jean Chen of RealTek Semiconductor Corp. for
30 *       providing the evaluation NIC used to develop 
31 *       this driver.  RealTek's support for Etherboot 
32 *       is appreciated.
33 *       
34 *    REVISION HISTORY:
35 *    ================
36 *
37 *    v1.0       11-26-2003      timlegge        Initial port of Linux driver
38 *    v1.5       01-17-2004      timlegge        Initial driver output cleanup
39 *    v1.6       03-27-2004      timlegge        Additional Cleanup
40 *    
41 *    Indent Options: indent -kr -i8
42 ***************************************************************************/
43
44 /* to get some global routines like printf */
45 #include "etherboot.h"
46 /* to get the interface to the body of the program */
47 #include "nic.h"
48 /* to get the PCI support functions, if this is a PCI NIC */
49 #include "pci.h"
50 #include "timer.h"
51
52 #define drv_version "v1.6"
53 #define drv_date "03-27-2004"
54
55 typedef unsigned char u8;
56 typedef signed char s8;
57 typedef unsigned short u16;
58 typedef signed short s16;
59 typedef unsigned int u32;
60 typedef signed int s32;
61
62 #define HZ 1000
63
64 static u32 ioaddr;
65
66 #ifdef EDEBUG
67 #define dprintf(x) printf x
68 #else
69 #define dprintf(x)
70 #endif
71
72 /* Condensed operations for readability. */
73 #define virt_to_le32desc(addr)  cpu_to_le32(virt_to_bus(addr))
74 #define le32desc_to_virt(addr)  bus_to_virt(le32_to_cpu(addr))
75
76 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
77
78 /* media options 
79         _10_Half = 0x01,
80         _10_Full = 0x02,
81         _100_Half = 0x04,
82         _100_Full = 0x08,
83         _1000_Full = 0x10,
84 */
85 static int media = -1;
86
87 #if 0
88 /* Maximum events (Rx packets, etc.) to handle at each interrupt. */
89 static int max_interrupt_work = 20;
90 #endif
91
92 #if 0
93 /* Maximum number of multicast addresses to filter (vs. Rx-all-multicast).
94    The RTL chips use a 64 element hash table based on the Ethernet CRC.  */
95 static int multicast_filter_limit = 32;
96 #endif
97
98 /* MAC address length*/
99 #define MAC_ADDR_LEN    6
100
101 /* max supported gigabit ethernet frame size -- must be at least (dev->mtu+14+4).*/
102 #define MAX_ETH_FRAME_SIZE      1536
103
104 #define TX_FIFO_THRESH 256      /* In bytes */
105
106 #define RX_FIFO_THRESH  7       /* 7 means NO threshold, Rx buffer level before first PCI xfer.  */
107 #define RX_DMA_BURST    6       /* Maximum PCI burst, '6' is 1024 */
108 #define TX_DMA_BURST    6       /* Maximum PCI burst, '6' is 1024 */
109 #define EarlyTxThld     0x3F    /* 0x3F means NO early transmit */
110 #define RxPacketMaxSize 0x0800  /* Maximum size supported is 16K-1 */
111 #define InterFrameGap   0x03    /* 3 means InterFrameGap = the shortest one */
112
113 #define NUM_TX_DESC     1       /* Number of Tx descriptor registers */
114 #define NUM_RX_DESC     4       /* Number of Rx descriptor registers */
115 #define RX_BUF_SIZE     1536    /* Rx Buffer size */
116
117 #define RTL_MIN_IO_SIZE 0x80
118 #define TX_TIMEOUT  (6*HZ)
119
120 /* write/read MMIO register */
121 #define RTL_W8(reg, val8)       writeb ((val8), ioaddr + (reg))
122 #define RTL_W16(reg, val16)     writew ((val16), ioaddr + (reg))
123 #define RTL_W32(reg, val32)     writel ((val32), ioaddr + (reg))
124 #define RTL_R8(reg)             readb (ioaddr + (reg))
125 #define RTL_R16(reg)            readw (ioaddr + (reg))
126 #define RTL_R32(reg)            ((unsigned long) readl (ioaddr + (reg)))
127
128 enum RTL8169_registers {
129         MAC0 = 0,               /* Ethernet hardware address. */
130         MAR0 = 8,               /* Multicast filter. */
131         TxDescStartAddr = 0x20,
132         TxHDescStartAddr = 0x28,
133         FLASH = 0x30,
134         ERSR = 0x36,
135         ChipCmd = 0x37,
136         TxPoll = 0x38,
137         IntrMask = 0x3C,
138         IntrStatus = 0x3E,
139         TxConfig = 0x40,
140         RxConfig = 0x44,
141         RxMissed = 0x4C,
142         Cfg9346 = 0x50,
143         Config0 = 0x51,
144         Config1 = 0x52,
145         Config2 = 0x53,
146         Config3 = 0x54,
147         Config4 = 0x55,
148         Config5 = 0x56,
149         MultiIntr = 0x5C,
150         PHYAR = 0x60,
151         TBICSR = 0x64,
152         TBI_ANAR = 0x68,
153         TBI_LPAR = 0x6A,
154         PHYstatus = 0x6C,
155         RxMaxSize = 0xDA,
156         CPlusCmd = 0xE0,
157         RxDescStartAddr = 0xE4,
158         EarlyTxThres = 0xEC,
159         FuncEvent = 0xF0,
160         FuncEventMask = 0xF4,
161         FuncPresetState = 0xF8,
162         FuncForceEvent = 0xFC,
163 };
164
165 enum RTL8169_register_content {
166         /*InterruptStatusBits */
167         SYSErr = 0x8000,
168         PCSTimeout = 0x4000,
169         SWInt = 0x0100,
170         TxDescUnavail = 0x80,
171         RxFIFOOver = 0x40,
172         RxUnderrun = 0x20,
173         RxOverflow = 0x10,
174         TxErr = 0x08,
175         TxOK = 0x04,
176         RxErr = 0x02,
177         RxOK = 0x01,
178
179         /*RxStatusDesc */
180         RxRES = 0x00200000,
181         RxCRC = 0x00080000,
182         RxRUNT = 0x00100000,
183         RxRWT = 0x00400000,
184
185         /*ChipCmdBits */
186         CmdReset = 0x10,
187         CmdRxEnb = 0x08,
188         CmdTxEnb = 0x04,
189         RxBufEmpty = 0x01,
190
191         /*Cfg9346Bits */
192         Cfg9346_Lock = 0x00,
193         Cfg9346_Unlock = 0xC0,
194
195         /*rx_mode_bits */
196         AcceptErr = 0x20,
197         AcceptRunt = 0x10,
198         AcceptBroadcast = 0x08,
199         AcceptMulticast = 0x04,
200         AcceptMyPhys = 0x02,
201         AcceptAllPhys = 0x01,
202
203         /*RxConfigBits */
204         RxCfgFIFOShift = 13,
205         RxCfgDMAShift = 8,
206
207         /*TxConfigBits */
208         TxInterFrameGapShift = 24,
209         TxDMAShift = 8,         /* DMA burst value (0-7) is shift this many bits */
210
211         /*rtl8169_PHYstatus */
212         TBI_Enable = 0x80,
213         TxFlowCtrl = 0x40,
214         RxFlowCtrl = 0x20,
215         _1000bpsF = 0x10,
216         _100bps = 0x08,
217         _10bps = 0x04,
218         LinkStatus = 0x02,
219         FullDup = 0x01,
220
221         /*GIGABIT_PHY_registers */
222         PHY_CTRL_REG = 0,
223         PHY_STAT_REG = 1,
224         PHY_AUTO_NEGO_REG = 4,
225         PHY_1000_CTRL_REG = 9,
226
227         /*GIGABIT_PHY_REG_BIT */
228         PHY_Restart_Auto_Nego = 0x0200,
229         PHY_Enable_Auto_Nego = 0x1000,
230
231         /* PHY_STAT_REG = 1; */
232         PHY_Auto_Neco_Comp = 0x0020,
233
234         /* PHY_AUTO_NEGO_REG = 4; */
235         PHY_Cap_10_Half = 0x0020,
236         PHY_Cap_10_Full = 0x0040,
237         PHY_Cap_100_Half = 0x0080,
238         PHY_Cap_100_Full = 0x0100,
239
240         /* PHY_1000_CTRL_REG = 9; */
241         PHY_Cap_1000_Full = 0x0200,
242
243         PHY_Cap_Null = 0x0,
244
245         /*_MediaType*/
246         _10_Half = 0x01,
247         _10_Full = 0x02,
248         _100_Half = 0x04,
249         _100_Full = 0x08,
250         _1000_Full = 0x10,
251
252         /*_TBICSRBit*/
253         TBILinkOK = 0x02000000,
254 };
255
256 static struct {
257         const char *name;
258         u8 version;             /* depend on RTL8169 docs */
259         u32 RxConfigMask;       /* should clear the bits supported by this chip */
260 } rtl_chip_info[] = {
261         {
262 "RTL-8169", 0x00, 0xff7e1880,},};
263
264 enum _DescStatusBit {
265         OWNbit = 0x80000000,
266         EORbit = 0x40000000,
267         FSbit = 0x20000000,
268         LSbit = 0x10000000,
269 };
270
271 struct TxDesc {
272         u32 status;
273         u32 vlan_tag;
274         u32 buf_addr;
275         u32 buf_Haddr;
276 };
277
278 struct RxDesc {
279         u32 status;
280         u32 vlan_tag;
281         u32 buf_addr;
282         u32 buf_Haddr;
283 };
284
285 /* The descriptors for this card are required to be aligned on 256
286  * byte boundaries.  As the align attribute does not do more than 16
287  * bytes of alignment it requires some extra steps.  Add 256 to the
288  * size of the array and the init_ring adjusts the alignment.
289  *
290  * UPDATE: This is no longer true; we can request arbitrary alignment.
291  */
292
293 /* Define the TX and RX Descriptors and Buffers */
294 #define __align_256 __attribute__ (( aligned ( 256 ) ))
295 struct {
296         struct TxDesc tx_ring[NUM_TX_DESC] __align_256;
297         unsigned char txb[NUM_TX_DESC * RX_BUF_SIZE];
298         struct RxDesc rx_ring[NUM_RX_DESC] __align_256;
299         unsigned char rxb[NUM_RX_DESC * RX_BUF_SIZE];
300 } r8169_bufs __shared;
301 #define tx_ring r8169_bufs.tx_ring
302 #define rx_ring r8169_bufs.rx_ring
303 #define txb r8169_bufs.txb
304 #define rxb r8169_bufs.rxb
305
306 static struct rtl8169_private {
307         void *mmio_addr;        /* memory map physical address */
308         int chipset;
309         unsigned long cur_rx;   /* Index into the Rx descriptor buffer of next Rx pkt. */
310         unsigned long cur_tx;   /* Index into the Tx descriptor buffer of next Rx pkt. */
311         struct TxDesc *TxDescArray;     /* Index of 256-alignment Tx Descriptor buffer */
312         struct RxDesc *RxDescArray;     /* Index of 256-alignment Rx Descriptor buffer */
313         unsigned char *RxBufferRing[NUM_RX_DESC];       /* Index of Rx Buffer array */
314         unsigned char *Tx_skbuff[NUM_TX_DESC];
315 } tpx;
316
317 static struct rtl8169_private *tpc;
318
319 static const u16 rtl8169_intr_mask =
320     SYSErr | PCSTimeout | RxUnderrun | RxOverflow | RxFIFOOver | TxErr |
321     TxOK | RxErr | RxOK;
322 static const unsigned int rtl8169_rx_config =
323     (RX_FIFO_THRESH << RxCfgFIFOShift) | (RX_DMA_BURST << RxCfgDMAShift);
324
325 static void mdio_write(int RegAddr, int value)
326 {
327         int i;
328
329         RTL_W32(PHYAR, 0x80000000 | (RegAddr & 0xFF) << 16 | value);
330         udelay(1000);
331
332         for (i = 2000; i > 0; i--) {
333                 /* Check if the RTL8169 has completed writing to the specified MII register */
334                 if (!(RTL_R32(PHYAR) & 0x80000000)) {
335                         break;
336                 } else {
337                         udelay(100);
338                 }
339         }
340 }
341
342 static int mdio_read(int RegAddr)
343 {
344         int i, value = -1;
345
346         RTL_W32(PHYAR, 0x0 | (RegAddr & 0xFF) << 16);
347         udelay(1000);
348
349         for (i = 2000; i > 0; i--) {
350                 /* Check if the RTL8169 has completed retrieving data from the specified MII register */
351                 if (RTL_R32(PHYAR) & 0x80000000) {
352                         value = (int) (RTL_R32(PHYAR) & 0xFFFF);
353                         break;
354                 } else {
355                         udelay(100);
356                 }
357         }
358         return value;
359 }
360
361 static int rtl8169_init_board(struct pci_device *pdev)
362 {
363         int i;
364         unsigned long rtreg_base, rtreg_len;
365         u32 tmp;
366
367         rtreg_base = pci_bar_start(pdev, PCI_BASE_ADDRESS_1);
368         rtreg_len = pci_bar_size(pdev, PCI_BASE_ADDRESS_1);
369
370         /* check for weird/broken PCI region reporting */
371         if (rtreg_len < RTL_MIN_IO_SIZE) {
372                 printf("Invalid PCI region size(s), aborting\n");
373         }
374
375         adjust_pci_device(pdev);
376 /*      pm_cap = pci_find_capability(pdev, PCI_CAP_ID_PM); */
377
378         /* ioremap MMIO region */
379         ioaddr = (unsigned long) ioremap(rtreg_base, rtreg_len);
380         if (ioaddr == 0)
381                 return 0;
382
383         tpc->mmio_addr = &ioaddr;
384         /* Soft reset the chip. */
385         RTL_W8(ChipCmd, CmdReset);
386
387         /* Check that the chip has finished the reset. */
388         for (i = 1000; i > 0; i--)
389                 if ((RTL_R8(ChipCmd) & CmdReset) == 0)
390                         break;
391                 else
392                         udelay(10);
393
394         /* identify chip attached to board */
395         tmp = RTL_R32(TxConfig);
396         tmp = ((tmp & 0x7c000000) + ((tmp & 0x00800000) << 2)) >> 24;
397
398         for (i = ARRAY_SIZE(rtl_chip_info) - 1; i >= 0; i--)
399                 if (tmp == rtl_chip_info[i].version) {
400                         tpc->chipset = i;
401                         goto match;
402                 }
403         /* if unknown chip, assume array element #0, original RTL-8169 in this case */
404         dprintf(("PCI device: unknown chip version, assuming RTL-8169\n"));
405         dprintf(("PCI device: TxConfig = 0x%hX\n",
406                  (unsigned long) RTL_R32(TxConfig)));
407         tpc->chipset = 0;
408         return 1;
409       match:
410         return 0;
411
412 }
413
414 /**************************************************************************
415 IRQ - Wait for a frame
416 ***************************************************************************/
417 static void r8169_irq ( struct nic *nic __unused, irq_action_t action ) {
418         int intr_status = 0;
419         int interested = RxUnderrun | RxOverflow | RxFIFOOver | RxErr | RxOK;
420  
421         switch ( action ) {
422                 case DISABLE:
423                 case ENABLE:
424                         intr_status = RTL_R16(IntrStatus);
425                         /* h/w no longer present (hotplug?) or major error, 
426                                 bail */
427                         if (intr_status == 0xFFFF)
428                                 break;
429
430                         intr_status = intr_status & ~interested;
431                         if ( action == ENABLE )
432                                 intr_status = intr_status | interested;
433                         RTL_W16(IntrMask, intr_status);
434                         break;
435                 case FORCE :
436                         RTL_W8(TxPoll, (RTL_R8(TxPoll) | 0x01));
437                         break;
438         }
439 }
440
441 /**************************************************************************
442 POLL - Wait for a frame
443 ***************************************************************************/
444 static int r8169_poll(struct nic *nic, int retreive)
445 {
446         /* return true if there's an ethernet packet ready to read */
447         /* nic->packet should contain data on return */
448         /* nic->packetlen should contain length of data */
449         int cur_rx;
450         unsigned int intr_status = 0;
451         cur_rx = tpc->cur_rx;
452         if ((tpc->RxDescArray[cur_rx].status & OWNbit) == 0) {
453                  /* There is a packet ready */
454                  if(!retreive)
455                          return 1;
456                 intr_status = RTL_R16(IntrStatus);
457                 /* h/w no longer present (hotplug?) or major error,
458                         bail */
459                 if (intr_status == 0xFFFF)
460                         return 0;
461                 RTL_W16(IntrStatus, intr_status & 
462                         ~(RxFIFOOver | RxOverflow | RxOK));
463
464                 if (!(tpc->RxDescArray[cur_rx].status & RxRES)) {
465                         nic->packetlen = (int) (tpc->RxDescArray[cur_rx].
466                                                 status & 0x00001FFF) - 4;
467                         memcpy(nic->packet, tpc->RxBufferRing[cur_rx],
468                                nic->packetlen);
469                         if (cur_rx == NUM_RX_DESC - 1)
470                                 tpc->RxDescArray[cur_rx].status =
471                                     (OWNbit | EORbit) + RX_BUF_SIZE;
472                         else
473                                 tpc->RxDescArray[cur_rx].status =
474                                     OWNbit + RX_BUF_SIZE;
475                         tpc->RxDescArray[cur_rx].buf_addr =
476                             virt_to_bus(tpc->RxBufferRing[cur_rx]);
477                 } else
478                         printf("Error Rx");
479                 /* FIXME: shouldn't I reset the status on an error */
480                 cur_rx = (cur_rx + 1) % NUM_RX_DESC;
481                 tpc->cur_rx = cur_rx;
482                 RTL_W16(IntrStatus, intr_status & 
483                         (RxFIFOOver | RxOverflow | RxOK));
484
485                 return 1;
486
487         }
488         tpc->cur_rx = cur_rx;
489         /* FIXME: There is no reason to do this as cur_rx did not change */
490
491         return (0);             /* initially as this is called to flush the input */
492
493 }
494
495 /**************************************************************************
496 TRANSMIT - Transmit a frame
497 ***************************************************************************/
498 static void r8169_transmit(struct nic *nic, const char *d,      /* Destination */
499                            unsigned int t,      /* Type */
500                            unsigned int s,      /* size */
501                            const char *p)
502 {                               /* Packet */
503         /* send the packet to destination */
504
505         u16 nstype;
506         u32 to;
507         u8 *ptxb;
508         int entry = tpc->cur_tx % NUM_TX_DESC;
509
510         /* point to the current txb incase multiple tx_rings are used */
511         ptxb = tpc->Tx_skbuff[entry * MAX_ETH_FRAME_SIZE];
512         memcpy(ptxb, d, ETH_ALEN);
513         memcpy(ptxb + ETH_ALEN, nic->node_addr, ETH_ALEN);
514         nstype = htons((u16) t);
515         memcpy(ptxb + 2 * ETH_ALEN, (u8 *) & nstype, 2);
516         memcpy(ptxb + ETH_HLEN, p, s);
517         s += ETH_HLEN;
518         s &= 0x0FFF;
519         while (s < ETH_ZLEN)
520                 ptxb[s++] = '\0';
521
522         tpc->TxDescArray[entry].buf_addr = virt_to_bus(ptxb);
523         if (entry != (NUM_TX_DESC - 1))
524                 tpc->TxDescArray[entry].status =
525                     (OWNbit | FSbit | LSbit) | ((s > ETH_ZLEN) ? s :
526                                                 ETH_ZLEN);
527         else
528                 tpc->TxDescArray[entry].status =
529                     (OWNbit | EORbit | FSbit | LSbit) | ((s > ETH_ZLEN) ? s
530                                                          : ETH_ZLEN);
531         RTL_W8(TxPoll, 0x40);   /* set polling bit */
532
533         tpc->cur_tx++;
534         to = currticks() + TX_TIMEOUT;
535         while ((tpc->TxDescArray[entry].status & OWNbit) && (currticks() < to));        /* wait */
536
537         if (currticks() >= to) {
538                 printf("TX Time Out");
539         }
540 }
541
542 static void rtl8169_set_rx_mode(struct nic *nic __unused)
543 {
544         u32 mc_filter[2];       /* Multicast hash filter */
545         int rx_mode;
546         u32 tmp = 0;
547
548         /* IFF_ALLMULTI */
549         /* Too many to filter perfectly -- accept all multicasts. */
550         rx_mode = AcceptBroadcast | AcceptMulticast | AcceptMyPhys;
551         mc_filter[1] = mc_filter[0] = 0xffffffff;
552
553         tmp =
554             rtl8169_rx_config | rx_mode | (RTL_R32(RxConfig) &
555                                            rtl_chip_info[tpc->chipset].
556                                            RxConfigMask);
557
558         RTL_W32(RxConfig, tmp);
559         RTL_W32(MAR0 + 0, mc_filter[0]);
560         RTL_W32(MAR0 + 4, mc_filter[1]);
561 }
562 static void rtl8169_hw_start(struct nic *nic)
563 {
564         u32 i;
565
566         /* Soft reset the chip. */
567         RTL_W8(ChipCmd, CmdReset);
568
569         /* Check that the chip has finished the reset. */
570         for (i = 1000; i > 0; i--) {
571                 if ((RTL_R8(ChipCmd) & CmdReset) == 0)
572                         break;
573                 else
574                         udelay(10);
575         }
576
577         RTL_W8(Cfg9346, Cfg9346_Unlock);
578         RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
579         RTL_W8(EarlyTxThres, EarlyTxThld);
580
581         /* For gigabit rtl8169 */
582         RTL_W16(RxMaxSize, RxPacketMaxSize);
583
584         /* Set Rx Config register */
585         i = rtl8169_rx_config | (RTL_R32(RxConfig) &
586                                  rtl_chip_info[tpc->chipset].RxConfigMask);
587         RTL_W32(RxConfig, i);
588
589         /* Set DMA burst size and Interframe Gap Time */
590         RTL_W32(TxConfig,
591                 (TX_DMA_BURST << TxDMAShift) | (InterFrameGap <<
592                                                 TxInterFrameGapShift));
593
594
595         tpc->cur_rx = 0;
596
597         RTL_W32(TxDescStartAddr, virt_to_le32desc(tpc->TxDescArray));
598         RTL_W32(RxDescStartAddr, virt_to_le32desc(tpc->RxDescArray));
599         RTL_W8(Cfg9346, Cfg9346_Lock);
600         udelay(10);
601
602         RTL_W32(RxMissed, 0);
603
604         rtl8169_set_rx_mode(nic);
605
606         /* no early-rx interrupts */
607         RTL_W16(MultiIntr, RTL_R16(MultiIntr) & 0xF000);
608 }
609
610 static void rtl8169_init_ring(struct nic *nic __unused)
611 {
612         int i;
613
614         tpc->cur_rx = 0;
615         tpc->cur_tx = 0;
616         memset(tpc->TxDescArray, 0x0, NUM_TX_DESC * sizeof(struct TxDesc));
617         memset(tpc->RxDescArray, 0x0, NUM_RX_DESC * sizeof(struct RxDesc));
618
619         for (i = 0; i < NUM_TX_DESC; i++) {
620                 tpc->Tx_skbuff[i] = &txb[i];
621         }
622
623         for (i = 0; i < NUM_RX_DESC; i++) {
624                 if (i == (NUM_RX_DESC - 1))
625                         tpc->RxDescArray[i].status =
626                             (OWNbit | EORbit) + RX_BUF_SIZE;
627                 else
628                         tpc->RxDescArray[i].status = OWNbit + RX_BUF_SIZE;
629
630                 tpc->RxBufferRing[i] = &rxb[i * RX_BUF_SIZE];
631                 tpc->RxDescArray[i].buf_addr =
632                     virt_to_bus(tpc->RxBufferRing[i]);
633         }
634 }
635
636 /**************************************************************************
637 RESET - Finish setting up the ethernet interface
638 ***************************************************************************/
639 static void r8169_reset(struct nic *nic)
640 {
641         int i;
642
643         tpc->TxDescArray = tx_ring;
644         tpc->RxDescArray = rx_ring;
645
646         rtl8169_init_ring(nic);
647         rtl8169_hw_start(nic);
648         /* Construct a perfect filter frame with the mac address as first match
649          * and broadcast for all others */
650         for (i = 0; i < 192; i++)
651                 txb[i] = 0xFF;
652
653         txb[0] = nic->node_addr[0];
654         txb[1] = nic->node_addr[1];
655         txb[2] = nic->node_addr[2];
656         txb[3] = nic->node_addr[3];
657         txb[4] = nic->node_addr[4];
658         txb[5] = nic->node_addr[5];
659 }
660
661 /**************************************************************************
662 DISABLE - Turn off ethernet interface
663 ***************************************************************************/
664 static void r8169_disable ( struct nic *nic __unused ) {
665         int i;
666         /* Stop the chip's Tx and Rx DMA processes. */
667         RTL_W8(ChipCmd, 0x00);
668
669         /* Disable interrupts by clearing the interrupt mask. */
670         RTL_W16(IntrMask, 0x0000);
671
672         RTL_W32(RxMissed, 0);
673
674         tpc->TxDescArray = NULL;
675         tpc->RxDescArray = NULL;
676         for (i = 0; i < NUM_RX_DESC; i++) {
677                 tpc->RxBufferRing[i] = NULL;
678         }
679 }
680
681 static struct nic_operations r8169_operations = {
682         .connect        = dummy_connect,
683         .poll           = r8169_poll,
684         .transmit       = r8169_transmit,
685         .irq            = r8169_irq,
686
687 };
688
689 static struct pci_id r8169_nics[] = {
690         PCI_ROM(0x10ec, 0x8169, "r8169", "RealTek RTL8169 Gigabit Ethernet"),
691 };
692
693 PCI_DRIVER ( r8169_driver, r8169_nics, PCI_NO_CLASS );
694
695 /**************************************************************************
696 PROBE - Look for an adapter, this routine's visible to the outside
697 ***************************************************************************/
698
699 #define board_found 1
700 #define valid_link 0
701 static int r8169_probe ( struct nic *nic, struct pci_device *pci ) {
702
703         static int board_idx = -1;
704         static int printed_version = 0;
705         int i, rc;
706         int option = -1, Cap10_100 = 0, Cap1000 = 0;
707
708         printf("r8169.c: Found %s, Vendor=%hX Device=%hX\n",
709                pci->name, pci->vendor_id, pci->device_id);
710
711         board_idx++;
712
713         printed_version = 1;
714
715         /* point to private storage */
716         tpc = &tpx;
717
718         rc = rtl8169_init_board(pci);   /* Return code is meaningless */
719
720         /* Get MAC address.  FIXME: read EEPROM */
721         for (i = 0; i < MAC_ADDR_LEN; i++)
722                 nic->node_addr[i] = RTL_R8(MAC0 + i);
723
724         dprintf(("%s: Identified chip type is '%s'.\n", pci->name,
725                  rtl_chip_info[tpc->chipset].name));
726         /* Print out some hardware info */
727         printf("%s: %! at ioaddr %hX, ", pci->name, nic->node_addr,
728                ioaddr);
729
730         /* if TBI is not endbled */
731         if (!(RTL_R8(PHYstatus) & TBI_Enable)) {
732                 int val = mdio_read(PHY_AUTO_NEGO_REG);
733
734                 option = media;
735                 /* Force RTL8169 in 10/100/1000 Full/Half mode. */
736                 if (option > 0) {
737                         printf(" Force-mode Enabled.\n");
738                         Cap10_100 = 0, Cap1000 = 0;
739                         switch (option) {
740                         case _10_Half:
741                                 Cap10_100 = PHY_Cap_10_Half;
742                                 Cap1000 = PHY_Cap_Null;
743                                 break;
744                         case _10_Full:
745                                 Cap10_100 = PHY_Cap_10_Full;
746                                 Cap1000 = PHY_Cap_Null;
747                                 break;
748                         case _100_Half:
749                                 Cap10_100 = PHY_Cap_100_Half;
750                                 Cap1000 = PHY_Cap_Null;
751                                 break;
752                         case _100_Full:
753                                 Cap10_100 = PHY_Cap_100_Full;
754                                 Cap1000 = PHY_Cap_Null;
755                                 break;
756                         case _1000_Full:
757                                 Cap10_100 = PHY_Cap_Null;
758                                 Cap1000 = PHY_Cap_1000_Full;
759                                 break;
760                         default:
761                                 break;
762                         }
763                         /* leave PHY_AUTO_NEGO_REG bit4:0 unchanged */
764                         mdio_write(PHY_AUTO_NEGO_REG,
765                                    Cap10_100 | (val & 0x1F));
766                         mdio_write(PHY_1000_CTRL_REG, Cap1000);
767                 } else {
768                         dprintf(("Auto-negotiation Enabled.\n",
769                                  pci->name));
770
771                         /* enable 10/100 Full/Half Mode, leave PHY_AUTO_NEGO_REG bit4:0 unchanged */
772                         mdio_write(PHY_AUTO_NEGO_REG,
773                                    PHY_Cap_10_Half | PHY_Cap_10_Full |
774                                    PHY_Cap_100_Half | PHY_Cap_100_Full |
775                                    (val & 0x1F));
776
777                         /* enable 1000 Full Mode */
778                         mdio_write(PHY_1000_CTRL_REG, PHY_Cap_1000_Full);
779
780                 }
781
782                 /* Enable auto-negotiation and restart auto-nigotiation */
783                 mdio_write(PHY_CTRL_REG,
784                            PHY_Enable_Auto_Nego | PHY_Restart_Auto_Nego);
785                 udelay(100);
786
787                 /* wait for auto-negotiation process */
788                 for (i = 10000; i > 0; i--) {
789                         /* Check if auto-negotiation complete */
790                         if (mdio_read(PHY_STAT_REG) & PHY_Auto_Neco_Comp) {
791                                 udelay(100);
792                                 option = RTL_R8(PHYstatus);
793                                 if (option & _1000bpsF) {
794                                         printf
795                                             ("1000Mbps Full-duplex operation.\n");
796                                 } else {
797                                         printf
798                                             ("%sMbps %s-duplex operation.\n",
799                                              (option & _100bps) ? "100" :
800                                              "10",
801                                              (option & FullDup) ? "Full" :
802                                              "Half");
803                                 }
804                                 break;
805                         } else {
806                                 udelay(100);
807                         }
808                 }               /* end for-loop to wait for auto-negotiation process */
809
810         } else {
811                 udelay(100);
812                 printf
813                     ("%s: 1000Mbps Full-duplex operation, TBI Link %s!\n",
814                      pci->name,
815                      (RTL_R32(TBICSR) & TBILinkOK) ? "OK" : "Failed");
816
817         }
818
819         r8169_reset(nic);
820         /* point to NIC specific routines */
821         nic->nic_op     = &r8169_operations;
822         pci_fill_nic ( nic, pci );
823         nic->irqno = pci->irq;
824         nic->ioaddr = ioaddr;
825         return 1;
826
827 }
828
829 DRIVER ( "r8169/PCI", nic_driver, pci_driver, r8169_driver,
830          r8169_probe, r8169_disable );