Merge from Etherboot 5.4
[people/holger/gpxe.git] / src / drivers / net / r8169.c
1 /**************************************************************************
2 *    r8169.c: Etherboot device driver for the RealTek RTL-8169 Gigabit
3 *    Written 2003 by Timothy Legge <tlegge@rogers.com>
4 *
5 *    This program is free software; you can redistribute it and/or modify
6 *    it under the terms of the GNU General Public License as published by
7 *    the Free Software Foundation; either version 2 of the License, or
8 *    (at your option) any later version.
9 *
10 *    This program is distributed in the hope that it will be useful,
11 *    but WITHOUT ANY WARRANTY; without even the implied warranty of
12 *    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13 *    GNU General Public License for more details.
14 *
15 *    You should have received a copy of the GNU General Public License
16 *    along with this program; if not, write to the Free Software
17 *    Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
18 *
19 *    Portions of this code based on:
20 *       r8169.c: A RealTek RTL-8169 Gigabit Ethernet driver 
21 *               for Linux kernel 2.4.x.
22 *
23 *    Written 2002 ShuChen <shuchen@realtek.com.tw>
24 *         See Linux Driver for full information
25 *       
26 *    Linux Driver Version 1.27a, 10.02.2002
27
28 *    Thanks to:
29 *       Jean Chen of RealTek Semiconductor Corp. for
30 *       providing the evaluation NIC used to develop 
31 *       this driver.  RealTek's support for Etherboot 
32 *       is appreciated.
33 *       
34 *    REVISION HISTORY:
35 *    ================
36 *
37 *    v1.0       11-26-2003      timlegge        Initial port of Linux driver
38 *    v1.5       01-17-2004      timlegge        Initial driver output cleanup
39 *    v1.6       03-27-2004      timlegge        Additional Cleanup
40 *    
41 *    Indent Options: indent -kr -i8
42 ***************************************************************************/
43
44 /* to get some global routines like printf */
45 #include "etherboot.h"
46 /* to get the interface to the body of the program */
47 #include "nic.h"
48 /* to get the PCI support functions, if this is a PCI NIC */
49 #include "pci.h"
50 #include "timer.h"
51
52 #define drv_version "v1.6"
53 #define drv_date "03-27-2004"
54
55 #define HZ 1000
56
57 static u32 ioaddr;
58
59 #ifdef EDEBUG
60 #define dprintf(x) printf x
61 #else
62 #define dprintf(x)
63 #endif
64
65 /* Condensed operations for readability. */
66 #define virt_to_le32desc(addr)  cpu_to_le32(virt_to_bus(addr))
67 #define le32desc_to_virt(addr)  bus_to_virt(le32_to_cpu(addr))
68
69 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
70
71 /* media options 
72         _10_Half = 0x01,
73         _10_Full = 0x02,
74         _100_Half = 0x04,
75         _100_Full = 0x08,
76         _1000_Full = 0x10,
77 */
78 static int media = -1;
79
80 #if 0
81 /* Maximum events (Rx packets, etc.) to handle at each interrupt. */
82 static int max_interrupt_work = 20;
83 #endif
84
85 #if 0
86 /* Maximum number of multicast addresses to filter (vs. Rx-all-multicast).
87    The RTL chips use a 64 element hash table based on the Ethernet CRC.  */
88 static int multicast_filter_limit = 32;
89 #endif
90
91 /* MAC address length*/
92 #define MAC_ADDR_LEN    6
93
94 /* max supported gigabit ethernet frame size -- must be at least (dev->mtu+14+4).*/
95 #define MAX_ETH_FRAME_SIZE      1536
96
97 #define TX_FIFO_THRESH 256      /* In bytes */
98
99 #define RX_FIFO_THRESH  7       /* 7 means NO threshold, Rx buffer level before first PCI xfer.  */
100 #define RX_DMA_BURST    6       /* Maximum PCI burst, '6' is 1024 */
101 #define TX_DMA_BURST    6       /* Maximum PCI burst, '6' is 1024 */
102 #define EarlyTxThld     0x3F    /* 0x3F means NO early transmit */
103 #define RxPacketMaxSize 0x0800  /* Maximum size supported is 16K-1 */
104 #define InterFrameGap   0x03    /* 3 means InterFrameGap = the shortest one */
105
106 #define NUM_TX_DESC     1       /* Number of Tx descriptor registers */
107 #define NUM_RX_DESC     4       /* Number of Rx descriptor registers */
108 #define RX_BUF_SIZE     1536    /* Rx Buffer size */
109
110 #define RTL_MIN_IO_SIZE 0x80
111 #define TX_TIMEOUT  (6*HZ)
112
113 /* write/read MMIO register */
114 #define RTL_W8(reg, val8)       writeb ((val8), ioaddr + (reg))
115 #define RTL_W16(reg, val16)     writew ((val16), ioaddr + (reg))
116 #define RTL_W32(reg, val32)     writel ((val32), ioaddr + (reg))
117 #define RTL_R8(reg)             readb (ioaddr + (reg))
118 #define RTL_R16(reg)            readw (ioaddr + (reg))
119 #define RTL_R32(reg)            ((unsigned long) readl (ioaddr + (reg)))
120
121 enum RTL8169_registers {
122         MAC0 = 0,               /* Ethernet hardware address. */
123         MAR0 = 8,               /* Multicast filter. */
124         TxDescStartAddr = 0x20,
125         TxHDescStartAddr = 0x28,
126         FLASH = 0x30,
127         ERSR = 0x36,
128         ChipCmd = 0x37,
129         TxPoll = 0x38,
130         IntrMask = 0x3C,
131         IntrStatus = 0x3E,
132         TxConfig = 0x40,
133         RxConfig = 0x44,
134         RxMissed = 0x4C,
135         Cfg9346 = 0x50,
136         Config0 = 0x51,
137         Config1 = 0x52,
138         Config2 = 0x53,
139         Config3 = 0x54,
140         Config4 = 0x55,
141         Config5 = 0x56,
142         MultiIntr = 0x5C,
143         PHYAR = 0x60,
144         TBICSR = 0x64,
145         TBI_ANAR = 0x68,
146         TBI_LPAR = 0x6A,
147         PHYstatus = 0x6C,
148         RxMaxSize = 0xDA,
149         CPlusCmd = 0xE0,
150         RxDescStartAddr = 0xE4,
151         EarlyTxThres = 0xEC,
152         FuncEvent = 0xF0,
153         FuncEventMask = 0xF4,
154         FuncPresetState = 0xF8,
155         FuncForceEvent = 0xFC,
156 };
157
158 enum RTL8169_register_content {
159         /*InterruptStatusBits */
160         SYSErr = 0x8000,
161         PCSTimeout = 0x4000,
162         SWInt = 0x0100,
163         TxDescUnavail = 0x80,
164         RxFIFOOver = 0x40,
165         RxUnderrun = 0x20,
166         RxOverflow = 0x10,
167         TxErr = 0x08,
168         TxOK = 0x04,
169         RxErr = 0x02,
170         RxOK = 0x01,
171
172         /*RxStatusDesc */
173         RxRES = 0x00200000,
174         RxCRC = 0x00080000,
175         RxRUNT = 0x00100000,
176         RxRWT = 0x00400000,
177
178         /*ChipCmdBits */
179         CmdReset = 0x10,
180         CmdRxEnb = 0x08,
181         CmdTxEnb = 0x04,
182         RxBufEmpty = 0x01,
183
184         /*Cfg9346Bits */
185         Cfg9346_Lock = 0x00,
186         Cfg9346_Unlock = 0xC0,
187
188         /*rx_mode_bits */
189         AcceptErr = 0x20,
190         AcceptRunt = 0x10,
191         AcceptBroadcast = 0x08,
192         AcceptMulticast = 0x04,
193         AcceptMyPhys = 0x02,
194         AcceptAllPhys = 0x01,
195
196         /*RxConfigBits */
197         RxCfgFIFOShift = 13,
198         RxCfgDMAShift = 8,
199
200         /*TxConfigBits */
201         TxInterFrameGapShift = 24,
202         TxDMAShift = 8,         /* DMA burst value (0-7) is shift this many bits */
203
204         /*rtl8169_PHYstatus */
205         TBI_Enable = 0x80,
206         TxFlowCtrl = 0x40,
207         RxFlowCtrl = 0x20,
208         _1000bpsF = 0x10,
209         _100bps = 0x08,
210         _10bps = 0x04,
211         LinkStatus = 0x02,
212         FullDup = 0x01,
213
214         /*GIGABIT_PHY_registers */
215         PHY_CTRL_REG = 0,
216         PHY_STAT_REG = 1,
217         PHY_AUTO_NEGO_REG = 4,
218         PHY_1000_CTRL_REG = 9,
219
220         /*GIGABIT_PHY_REG_BIT */
221         PHY_Restart_Auto_Nego = 0x0200,
222         PHY_Enable_Auto_Nego = 0x1000,
223
224         /* PHY_STAT_REG = 1; */
225         PHY_Auto_Neco_Comp = 0x0020,
226
227         /* PHY_AUTO_NEGO_REG = 4; */
228         PHY_Cap_10_Half = 0x0020,
229         PHY_Cap_10_Full = 0x0040,
230         PHY_Cap_100_Half = 0x0080,
231         PHY_Cap_100_Full = 0x0100,
232
233         /* PHY_1000_CTRL_REG = 9; */
234         PHY_Cap_1000_Full = 0x0200,
235
236         PHY_Cap_Null = 0x0,
237
238         /*_MediaType*/
239         _10_Half = 0x01,
240         _10_Full = 0x02,
241         _100_Half = 0x04,
242         _100_Full = 0x08,
243         _1000_Full = 0x10,
244
245         /*_TBICSRBit*/
246         TBILinkOK = 0x02000000,
247 };
248
249 static struct {
250         const char *name;
251         u8 version;             /* depend on RTL8169 docs */
252         u32 RxConfigMask;       /* should clear the bits supported by this chip */
253 } rtl_chip_info[] = {
254         {
255 "RTL-8169", 0x00, 0xff7e1880,},};
256
257 enum _DescStatusBit {
258         OWNbit = 0x80000000,
259         EORbit = 0x40000000,
260         FSbit = 0x20000000,
261         LSbit = 0x10000000,
262 };
263
264 struct TxDesc {
265         u32 status;
266         u32 vlan_tag;
267         u32 buf_addr;
268         u32 buf_Haddr;
269 };
270
271 struct RxDesc {
272         u32 status;
273         u32 vlan_tag;
274         u32 buf_addr;
275         u32 buf_Haddr;
276 };
277
278 /* The descriptors for this card are required to be aligned on 256
279  * byte boundaries.  As the align attribute does not do more than 16
280  * bytes of alignment it requires some extra steps.  Add 256 to the
281  * size of the array and the init_ring adjusts the alignment.
282  *
283  * UPDATE: This is no longer true; we can request arbitrary alignment.
284  */
285
286 /* Define the TX and RX Descriptors and Buffers */
287 #define __align_256 __attribute__ (( aligned ( 256 ) ))
288 struct {
289         struct TxDesc tx_ring[NUM_TX_DESC] __align_256;
290         unsigned char txb[NUM_TX_DESC * RX_BUF_SIZE];
291         struct RxDesc rx_ring[NUM_RX_DESC] __align_256;
292         unsigned char rxb[NUM_RX_DESC * RX_BUF_SIZE];
293 } r8169_bufs __shared;
294 #define tx_ring r8169_bufs.tx_ring
295 #define rx_ring r8169_bufs.rx_ring
296 #define txb r8169_bufs.txb
297 #define rxb r8169_bufs.rxb
298
299 static struct rtl8169_private {
300         void *mmio_addr;        /* memory map physical address */
301         int chipset;
302         unsigned long cur_rx;   /* Index into the Rx descriptor buffer of next Rx pkt. */
303         unsigned long cur_tx;   /* Index into the Tx descriptor buffer of next Rx pkt. */
304         struct TxDesc *TxDescArray;     /* Index of 256-alignment Tx Descriptor buffer */
305         struct RxDesc *RxDescArray;     /* Index of 256-alignment Rx Descriptor buffer */
306         unsigned char *RxBufferRing[NUM_RX_DESC];       /* Index of Rx Buffer array */
307         unsigned char *Tx_skbuff[NUM_TX_DESC];
308 } tpx;
309
310 static struct rtl8169_private *tpc;
311
312 static const u16 rtl8169_intr_mask =
313     SYSErr | PCSTimeout | RxUnderrun | RxOverflow | RxFIFOOver | TxErr |
314     TxOK | RxErr | RxOK;
315 static const unsigned int rtl8169_rx_config =
316     (RX_FIFO_THRESH << RxCfgFIFOShift) | (RX_DMA_BURST << RxCfgDMAShift);
317
318 static void mdio_write(int RegAddr, int value)
319 {
320         int i;
321
322         RTL_W32(PHYAR, 0x80000000 | (RegAddr & 0xFF) << 16 | value);
323         udelay(1000);
324
325         for (i = 2000; i > 0; i--) {
326                 /* Check if the RTL8169 has completed writing to the specified MII register */
327                 if (!(RTL_R32(PHYAR) & 0x80000000)) {
328                         break;
329                 } else {
330                         udelay(100);
331                 }
332         }
333 }
334
335 static int mdio_read(int RegAddr)
336 {
337         int i, value = -1;
338
339         RTL_W32(PHYAR, 0x0 | (RegAddr & 0xFF) << 16);
340         udelay(1000);
341
342         for (i = 2000; i > 0; i--) {
343                 /* Check if the RTL8169 has completed retrieving data from the specified MII register */
344                 if (RTL_R32(PHYAR) & 0x80000000) {
345                         value = (int) (RTL_R32(PHYAR) & 0xFFFF);
346                         break;
347                 } else {
348                         udelay(100);
349                 }
350         }
351         return value;
352 }
353
354 static int rtl8169_init_board(struct pci_device *pdev)
355 {
356         int i;
357         unsigned long rtreg_base, rtreg_len;
358         u32 tmp;
359
360         rtreg_base = pci_bar_start(pdev, PCI_BASE_ADDRESS_1);
361         rtreg_len = pci_bar_size(pdev, PCI_BASE_ADDRESS_1);
362
363         /* check for weird/broken PCI region reporting */
364         if (rtreg_len < RTL_MIN_IO_SIZE) {
365                 printf("Invalid PCI region size(s), aborting\n");
366         }
367
368         adjust_pci_device(pdev);
369 /*      pm_cap = pci_find_capability(pdev, PCI_CAP_ID_PM); */
370
371         /* ioremap MMIO region */
372         ioaddr = (unsigned long) ioremap(rtreg_base, rtreg_len);
373         if (ioaddr == 0)
374                 return 0;
375
376         tpc->mmio_addr = &ioaddr;
377         /* Soft reset the chip. */
378         RTL_W8(ChipCmd, CmdReset);
379
380         /* Check that the chip has finished the reset. */
381         for (i = 1000; i > 0; i--)
382                 if ((RTL_R8(ChipCmd) & CmdReset) == 0)
383                         break;
384                 else
385                         udelay(10);
386
387         /* identify chip attached to board */
388         tmp = RTL_R32(TxConfig);
389         tmp = ((tmp & 0x7c000000) + ((tmp & 0x00800000) << 2)) >> 24;
390
391         for (i = ARRAY_SIZE(rtl_chip_info) - 1; i >= 0; i--)
392                 if (tmp == rtl_chip_info[i].version) {
393                         tpc->chipset = i;
394                         goto match;
395                 }
396         /* if unknown chip, assume array element #0, original RTL-8169 in this case */
397         dprintf(("PCI device: unknown chip version, assuming RTL-8169\n"));
398         dprintf(("PCI device: TxConfig = 0x%hX\n",
399                  (unsigned long) RTL_R32(TxConfig)));
400         tpc->chipset = 0;
401         return 1;
402       match:
403         return 0;
404
405 }
406
407 /**************************************************************************
408 IRQ - Wait for a frame
409 ***************************************************************************/
410 static void r8169_irq ( struct nic *nic __unused, irq_action_t action ) {
411         int intr_status = 0;
412         int interested = RxUnderrun | RxOverflow | RxFIFOOver | RxErr | RxOK;
413  
414         switch ( action ) {
415                 case DISABLE:
416                 case ENABLE:
417                         intr_status = RTL_R16(IntrStatus);
418                         /* h/w no longer present (hotplug?) or major error, 
419                                 bail */
420                         if (intr_status == 0xFFFF)
421                                 break;
422
423                         intr_status = intr_status & ~interested;
424                         if ( action == ENABLE )
425                                 intr_status = intr_status | interested;
426                         RTL_W16(IntrMask, intr_status);
427                         break;
428                 case FORCE :
429                         RTL_W8(TxPoll, (RTL_R8(TxPoll) | 0x01));
430                         break;
431         }
432 }
433
434 /**************************************************************************
435 POLL - Wait for a frame
436 ***************************************************************************/
437 static int r8169_poll(struct nic *nic, int retreive)
438 {
439         /* return true if there's an ethernet packet ready to read */
440         /* nic->packet should contain data on return */
441         /* nic->packetlen should contain length of data */
442         int cur_rx;
443         unsigned int intr_status = 0;
444         cur_rx = tpc->cur_rx;
445         if ((tpc->RxDescArray[cur_rx].status & OWNbit) == 0) {
446                  /* There is a packet ready */
447                  if(!retreive)
448                          return 1;
449                 intr_status = RTL_R16(IntrStatus);
450                 /* h/w no longer present (hotplug?) or major error,
451                         bail */
452                 if (intr_status == 0xFFFF)
453                         return 0;
454                 RTL_W16(IntrStatus, intr_status & 
455                         ~(RxFIFOOver | RxOverflow | RxOK));
456
457                 if (!(tpc->RxDescArray[cur_rx].status & RxRES)) {
458                         nic->packetlen = (int) (tpc->RxDescArray[cur_rx].
459                                                 status & 0x00001FFF) - 4;
460                         memcpy(nic->packet, tpc->RxBufferRing[cur_rx],
461                                nic->packetlen);
462                         if (cur_rx == NUM_RX_DESC - 1)
463                                 tpc->RxDescArray[cur_rx].status =
464                                     (OWNbit | EORbit) + RX_BUF_SIZE;
465                         else
466                                 tpc->RxDescArray[cur_rx].status =
467                                     OWNbit + RX_BUF_SIZE;
468                         tpc->RxDescArray[cur_rx].buf_addr =
469                             virt_to_bus(tpc->RxBufferRing[cur_rx]);
470                 } else
471                         printf("Error Rx");
472                 /* FIXME: shouldn't I reset the status on an error */
473                 cur_rx = (cur_rx + 1) % NUM_RX_DESC;
474                 tpc->cur_rx = cur_rx;
475                 RTL_W16(IntrStatus, intr_status & 
476                         (RxFIFOOver | RxOverflow | RxOK));
477
478                 return 1;
479
480         }
481         tpc->cur_rx = cur_rx;
482         /* FIXME: There is no reason to do this as cur_rx did not change */
483
484         return (0);             /* initially as this is called to flush the input */
485
486 }
487
488 /**************************************************************************
489 TRANSMIT - Transmit a frame
490 ***************************************************************************/
491 static void r8169_transmit(struct nic *nic, const char *d,      /* Destination */
492                            unsigned int t,      /* Type */
493                            unsigned int s,      /* size */
494                            const char *p)
495 {                               /* Packet */
496         /* send the packet to destination */
497
498         u16 nstype;
499         u32 to;
500         u8 *ptxb;
501         int entry = tpc->cur_tx % NUM_TX_DESC;
502
503         /* point to the current txb incase multiple tx_rings are used */
504         ptxb = tpc->Tx_skbuff[entry * MAX_ETH_FRAME_SIZE];
505         memcpy(ptxb, d, ETH_ALEN);
506         memcpy(ptxb + ETH_ALEN, nic->node_addr, ETH_ALEN);
507         nstype = htons((u16) t);
508         memcpy(ptxb + 2 * ETH_ALEN, (u8 *) & nstype, 2);
509         memcpy(ptxb + ETH_HLEN, p, s);
510         s += ETH_HLEN;
511         s &= 0x0FFF;
512         while (s < ETH_ZLEN)
513                 ptxb[s++] = '\0';
514
515         tpc->TxDescArray[entry].buf_addr = virt_to_bus(ptxb);
516         if (entry != (NUM_TX_DESC - 1))
517                 tpc->TxDescArray[entry].status =
518                     (OWNbit | FSbit | LSbit) | ((s > ETH_ZLEN) ? s :
519                                                 ETH_ZLEN);
520         else
521                 tpc->TxDescArray[entry].status =
522                     (OWNbit | EORbit | FSbit | LSbit) | ((s > ETH_ZLEN) ? s
523                                                          : ETH_ZLEN);
524         RTL_W8(TxPoll, 0x40);   /* set polling bit */
525
526         tpc->cur_tx++;
527         to = currticks() + TX_TIMEOUT;
528         while ((tpc->TxDescArray[entry].status & OWNbit) && (currticks() < to));        /* wait */
529
530         if (currticks() >= to) {
531                 printf("TX Time Out");
532         }
533 }
534
535 static void rtl8169_set_rx_mode(struct nic *nic __unused)
536 {
537         u32 mc_filter[2];       /* Multicast hash filter */
538         int rx_mode;
539         u32 tmp = 0;
540
541         /* IFF_ALLMULTI */
542         /* Too many to filter perfectly -- accept all multicasts. */
543         rx_mode = AcceptBroadcast | AcceptMulticast | AcceptMyPhys;
544         mc_filter[1] = mc_filter[0] = 0xffffffff;
545
546         tmp =
547             rtl8169_rx_config | rx_mode | (RTL_R32(RxConfig) &
548                                            rtl_chip_info[tpc->chipset].
549                                            RxConfigMask);
550
551         RTL_W32(RxConfig, tmp);
552         RTL_W32(MAR0 + 0, mc_filter[0]);
553         RTL_W32(MAR0 + 4, mc_filter[1]);
554 }
555 static void rtl8169_hw_start(struct nic *nic)
556 {
557         u32 i;
558
559         /* Soft reset the chip. */
560         RTL_W8(ChipCmd, CmdReset);
561
562         /* Check that the chip has finished the reset. */
563         for (i = 1000; i > 0; i--) {
564                 if ((RTL_R8(ChipCmd) & CmdReset) == 0)
565                         break;
566                 else
567                         udelay(10);
568         }
569
570         RTL_W8(Cfg9346, Cfg9346_Unlock);
571         RTL_W8(ChipCmd, CmdTxEnb | CmdRxEnb);
572         RTL_W8(EarlyTxThres, EarlyTxThld);
573
574         /* For gigabit rtl8169 */
575         RTL_W16(RxMaxSize, RxPacketMaxSize);
576
577         /* Set Rx Config register */
578         i = rtl8169_rx_config | (RTL_R32(RxConfig) &
579                                  rtl_chip_info[tpc->chipset].RxConfigMask);
580         RTL_W32(RxConfig, i);
581
582         /* Set DMA burst size and Interframe Gap Time */
583         RTL_W32(TxConfig,
584                 (TX_DMA_BURST << TxDMAShift) | (InterFrameGap <<
585                                                 TxInterFrameGapShift));
586
587
588         tpc->cur_rx = 0;
589
590         RTL_W32(TxDescStartAddr, virt_to_le32desc(tpc->TxDescArray));
591         RTL_W32(RxDescStartAddr, virt_to_le32desc(tpc->RxDescArray));
592         RTL_W8(Cfg9346, Cfg9346_Lock);
593         udelay(10);
594
595         RTL_W32(RxMissed, 0);
596
597         rtl8169_set_rx_mode(nic);
598
599         /* no early-rx interrupts */
600         RTL_W16(MultiIntr, RTL_R16(MultiIntr) & 0xF000);
601 }
602
603 static void rtl8169_init_ring(struct nic *nic __unused)
604 {
605         int i;
606
607         tpc->cur_rx = 0;
608         tpc->cur_tx = 0;
609         memset(tpc->TxDescArray, 0x0, NUM_TX_DESC * sizeof(struct TxDesc));
610         memset(tpc->RxDescArray, 0x0, NUM_RX_DESC * sizeof(struct RxDesc));
611
612         for (i = 0; i < NUM_TX_DESC; i++) {
613                 tpc->Tx_skbuff[i] = &txb[i];
614         }
615
616         for (i = 0; i < NUM_RX_DESC; i++) {
617                 if (i == (NUM_RX_DESC - 1))
618                         tpc->RxDescArray[i].status =
619                             (OWNbit | EORbit) + RX_BUF_SIZE;
620                 else
621                         tpc->RxDescArray[i].status = OWNbit + RX_BUF_SIZE;
622
623                 tpc->RxBufferRing[i] = &rxb[i * RX_BUF_SIZE];
624                 tpc->RxDescArray[i].buf_addr =
625                     virt_to_bus(tpc->RxBufferRing[i]);
626         }
627 }
628
629 /**************************************************************************
630 RESET - Finish setting up the ethernet interface
631 ***************************************************************************/
632 static void r8169_reset(struct nic *nic)
633 {
634         int i;
635
636         tpc->TxDescArray = tx_ring;
637         tpc->RxDescArray = rx_ring;
638
639         rtl8169_init_ring(nic);
640         rtl8169_hw_start(nic);
641         /* Construct a perfect filter frame with the mac address as first match
642          * and broadcast for all others */
643         for (i = 0; i < 192; i++)
644                 txb[i] = 0xFF;
645
646         txb[0] = nic->node_addr[0];
647         txb[1] = nic->node_addr[1];
648         txb[2] = nic->node_addr[2];
649         txb[3] = nic->node_addr[3];
650         txb[4] = nic->node_addr[4];
651         txb[5] = nic->node_addr[5];
652 }
653
654 /**************************************************************************
655 DISABLE - Turn off ethernet interface
656 ***************************************************************************/
657 static void r8169_disable ( struct nic *nic __unused ) {
658         int i;
659         /* Stop the chip's Tx and Rx DMA processes. */
660         RTL_W8(ChipCmd, 0x00);
661
662         /* Disable interrupts by clearing the interrupt mask. */
663         RTL_W16(IntrMask, 0x0000);
664
665         RTL_W32(RxMissed, 0);
666
667         tpc->TxDescArray = NULL;
668         tpc->RxDescArray = NULL;
669         for (i = 0; i < NUM_RX_DESC; i++) {
670                 tpc->RxBufferRing[i] = NULL;
671         }
672 }
673
674 static struct nic_operations r8169_operations = {
675         .connect        = dummy_connect,
676         .poll           = r8169_poll,
677         .transmit       = r8169_transmit,
678         .irq            = r8169_irq,
679
680 };
681
682 static struct pci_id r8169_nics[] = {
683         PCI_ROM(0x10ec, 0x8169, "r8169", "RealTek RTL8169 Gigabit Ethernet"),
684 };
685
686 PCI_DRIVER ( r8169_driver, r8169_nics, PCI_NO_CLASS );
687
688 /**************************************************************************
689 PROBE - Look for an adapter, this routine's visible to the outside
690 ***************************************************************************/
691
692 #define board_found 1
693 #define valid_link 0
694 static int r8169_probe ( struct nic *nic, struct pci_device *pci ) {
695
696         static int board_idx = -1;
697         static int printed_version = 0;
698         int i, rc;
699         int option = -1, Cap10_100 = 0, Cap1000 = 0;
700
701         printf("r8169.c: Found %s, Vendor=%hX Device=%hX\n",
702                pci->name, pci->vendor_id, pci->device_id);
703
704         board_idx++;
705
706         printed_version = 1;
707
708         /* point to private storage */
709         tpc = &tpx;
710
711         rc = rtl8169_init_board(pci);   /* Return code is meaningless */
712
713         /* Get MAC address.  FIXME: read EEPROM */
714         for (i = 0; i < MAC_ADDR_LEN; i++)
715                 nic->node_addr[i] = RTL_R8(MAC0 + i);
716
717         dprintf(("%s: Identified chip type is '%s'.\n", pci->name,
718                  rtl_chip_info[tpc->chipset].name));
719         /* Print out some hardware info */
720         printf("%s: %! at ioaddr %hX, ", pci->name, nic->node_addr,
721                ioaddr);
722
723         /* if TBI is not endbled */
724         if (!(RTL_R8(PHYstatus) & TBI_Enable)) {
725                 int val = mdio_read(PHY_AUTO_NEGO_REG);
726
727                 option = media;
728                 /* Force RTL8169 in 10/100/1000 Full/Half mode. */
729                 if (option > 0) {
730                         printf(" Force-mode Enabled.\n");
731                         Cap10_100 = 0, Cap1000 = 0;
732                         switch (option) {
733                         case _10_Half:
734                                 Cap10_100 = PHY_Cap_10_Half;
735                                 Cap1000 = PHY_Cap_Null;
736                                 break;
737                         case _10_Full:
738                                 Cap10_100 = PHY_Cap_10_Full;
739                                 Cap1000 = PHY_Cap_Null;
740                                 break;
741                         case _100_Half:
742                                 Cap10_100 = PHY_Cap_100_Half;
743                                 Cap1000 = PHY_Cap_Null;
744                                 break;
745                         case _100_Full:
746                                 Cap10_100 = PHY_Cap_100_Full;
747                                 Cap1000 = PHY_Cap_Null;
748                                 break;
749                         case _1000_Full:
750                                 Cap10_100 = PHY_Cap_Null;
751                                 Cap1000 = PHY_Cap_1000_Full;
752                                 break;
753                         default:
754                                 break;
755                         }
756                         /* leave PHY_AUTO_NEGO_REG bit4:0 unchanged */
757                         mdio_write(PHY_AUTO_NEGO_REG,
758                                    Cap10_100 | (val & 0x1F));
759                         mdio_write(PHY_1000_CTRL_REG, Cap1000);
760                 } else {
761                         dprintf(("Auto-negotiation Enabled.\n",
762                                  pci->name));
763
764                         /* enable 10/100 Full/Half Mode, leave PHY_AUTO_NEGO_REG bit4:0 unchanged */
765                         mdio_write(PHY_AUTO_NEGO_REG,
766                                    PHY_Cap_10_Half | PHY_Cap_10_Full |
767                                    PHY_Cap_100_Half | PHY_Cap_100_Full |
768                                    (val & 0x1F));
769
770                         /* enable 1000 Full Mode */
771                         mdio_write(PHY_1000_CTRL_REG, PHY_Cap_1000_Full);
772
773                 }
774
775                 /* Enable auto-negotiation and restart auto-nigotiation */
776                 mdio_write(PHY_CTRL_REG,
777                            PHY_Enable_Auto_Nego | PHY_Restart_Auto_Nego);
778                 udelay(100);
779
780                 /* wait for auto-negotiation process */
781                 for (i = 10000; i > 0; i--) {
782                         /* Check if auto-negotiation complete */
783                         if (mdio_read(PHY_STAT_REG) & PHY_Auto_Neco_Comp) {
784                                 udelay(100);
785                                 option = RTL_R8(PHYstatus);
786                                 if (option & _1000bpsF) {
787                                         printf
788                                             ("1000Mbps Full-duplex operation.\n");
789                                 } else {
790                                         printf
791                                             ("%sMbps %s-duplex operation.\n",
792                                              (option & _100bps) ? "100" :
793                                              "10",
794                                              (option & FullDup) ? "Full" :
795                                              "Half");
796                                 }
797                                 break;
798                         } else {
799                                 udelay(100);
800                         }
801                 }               /* end for-loop to wait for auto-negotiation process */
802
803         } else {
804                 udelay(100);
805                 printf
806                     ("%s: 1000Mbps Full-duplex operation, TBI Link %s!\n",
807                      pci->name,
808                      (RTL_R32(TBICSR) & TBILinkOK) ? "OK" : "Failed");
809
810         }
811
812         r8169_reset(nic);
813         /* point to NIC specific routines */
814         nic->nic_op     = &r8169_operations;
815         pci_fill_nic ( nic, pci );
816         nic->irqno = pci->irq;
817         nic->ioaddr = ioaddr;
818         return 1;
819
820 }
821
822 DRIVER ( "r8169/PCI", nic_driver, pci_driver, r8169_driver,
823          r8169_probe, r8169_disable );