[MLX4] added new Registry parameter for number of FC_EXCHs and added a sanity check...
[mirror/winof/.git] / hw / mlx4 / kernel / bus / net / qp.c
1 /*
2  * Copyright (c) 2004 Topspin Communications.  All rights reserved.
3  * Copyright (c) 2005, 2006, 2007 Cisco Systems, Inc. All rights reserved.
4  * Copyright (c) 2005 Mellanox Technologies. All rights reserved.
5  * Copyright (c) 2004 Voltaire, Inc. All rights reserved.
6  *
7  * This software is available to you under a choice of one of two
8  * licenses.  You may choose to be licensed under the terms of the GNU
9  * General Public License (GPL) Version 2, available from the file
10  * COPYING in the main directory of this source tree, or the
11  * OpenIB.org BSD license below:
12  *
13  *     Redistribution and use in source and binary forms, with or
14  *     without modification, are permitted provided that the following
15  *     conditions are met:
16  *
17  *      - Redistributions of source code must retain the above
18  *        copyright notice, this list of conditions and the following
19  *        disclaimer.
20  *
21  *      - Redistributions in binary form must reproduce the above
22  *        copyright notice, this list of conditions and the following
23  *        disclaimer in the documentation and/or other materials
24  *        provided with the distribution.
25  *
26  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
27  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
28  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
29  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
30  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
31  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
32  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
33  * SOFTWARE.
34  */
35
36
37 #include "mlx4.h"
38 #include "icm.h"
39 #include "cmd.h"
40 #include "qp.h"
41
42 void mlx4_qp_event(struct mlx4_dev *dev, u32 qpn, int event_type)
43 {
44         struct mlx4_qp_table *qp_table = &mlx4_priv(dev)->qp_table;
45         struct mlx4_qp *qp;
46
47         spin_lock_dpc(&qp_table->lock);
48
49         qp = __mlx4_qp_lookup(dev, qpn);
50         if (qp)
51                 atomic_inc(&qp->refcount);
52
53         spin_unlock_dpc(&qp_table->lock);
54
55         if (!qp) {
56                 mlx4_dbg(dev, "Async event %d for bogus QP %08x\n",
57                           event_type, qpn);
58                 return;
59         }
60
61         qp->event(qp, event_type);
62
63         if (atomic_dec_and_test(&qp->refcount))
64                 complete(&qp->free);
65 }
66
67 int mlx4_qp_modify(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
68                    enum mlx4_qp_state cur_state, enum mlx4_qp_state new_state,
69                    struct mlx4_qp_context *context, enum mlx4_qp_optpar optpar,
70                    int sqd_event, struct mlx4_qp *qp)
71 {
72         struct mlx4_cmd_mailbox *mailbox;
73         int ret = 0;
74         static u16 op[MLX4_QP_NUM_STATE][MLX4_QP_NUM_STATE];
75         static int op_inited = 0;
76
77         if ( mlx4_is_barred(dev) )
78                 return -EFAULT;
79
80         if (!op_inited) {
81                 op[MLX4_QP_STATE_RST][MLX4_QP_STATE_RST]        = MLX4_CMD_2RST_QP;
82                 op[MLX4_QP_STATE_RST][MLX4_QP_STATE_ERR]        = MLX4_CMD_2ERR_QP;
83                 op[MLX4_QP_STATE_RST][MLX4_QP_STATE_INIT]       = MLX4_CMD_RST2INIT_QP;
84
85                 op[MLX4_QP_STATE_INIT][MLX4_QP_STATE_RST]       = MLX4_CMD_2RST_QP;
86                 op[MLX4_QP_STATE_INIT][MLX4_QP_STATE_ERR]       = MLX4_CMD_2ERR_QP;
87                 op[MLX4_QP_STATE_INIT][MLX4_QP_STATE_INIT]      = MLX4_CMD_INIT2INIT_QP;
88                 op[MLX4_QP_STATE_INIT][MLX4_QP_STATE_RTR]       = MLX4_CMD_INIT2RTR_QP;
89
90                 op[MLX4_QP_STATE_RTR][MLX4_QP_STATE_RST]        = MLX4_CMD_2RST_QP;
91                 op[MLX4_QP_STATE_RTR][MLX4_QP_STATE_ERR]        = MLX4_CMD_2ERR_QP;
92                 op[MLX4_QP_STATE_RTR][MLX4_QP_STATE_RTS]        = MLX4_CMD_RTR2RTS_QP;
93
94                 op[MLX4_QP_STATE_RTS][MLX4_QP_STATE_RST]        = MLX4_CMD_2RST_QP;
95                 op[MLX4_QP_STATE_RTS][MLX4_QP_STATE_ERR]        = MLX4_CMD_2ERR_QP;
96                 op[MLX4_QP_STATE_RTS][MLX4_QP_STATE_RTS]        = MLX4_CMD_RTS2RTS_QP;
97                 op[MLX4_QP_STATE_RTS][MLX4_QP_STATE_SQD]        = MLX4_CMD_RTS2SQD_QP;
98
99                 op[MLX4_QP_STATE_SQD][MLX4_QP_STATE_RST]        = MLX4_CMD_2RST_QP;
100                 op[MLX4_QP_STATE_SQD][MLX4_QP_STATE_ERR]        = MLX4_CMD_2ERR_QP;
101                 op[MLX4_QP_STATE_SQD][MLX4_QP_STATE_RTS]        = MLX4_CMD_SQD2RTS_QP;
102                 op[MLX4_QP_STATE_SQD][MLX4_QP_STATE_SQD]        = MLX4_CMD_SQD2SQD_QP;
103
104                 op[MLX4_QP_STATE_SQER][MLX4_QP_STATE_RST]       = MLX4_CMD_2RST_QP;
105                 op[MLX4_QP_STATE_SQER][MLX4_QP_STATE_ERR]       = MLX4_CMD_2ERR_QP;
106                 op[MLX4_QP_STATE_SQER][MLX4_QP_STATE_RTS]       = MLX4_CMD_SQERR2RTS_QP;
107
108                 op[MLX4_QP_STATE_ERR][MLX4_QP_STATE_RST]        = MLX4_CMD_2RST_QP;
109                 op[MLX4_QP_STATE_ERR][MLX4_QP_STATE_ERR]        = MLX4_CMD_2ERR_QP;
110
111                 op_inited = 1;
112         };
113
114         if (cur_state >= MLX4_QP_NUM_STATE || new_state >= MLX4_QP_NUM_STATE ||
115             !op[cur_state][new_state])
116                 return -EINVAL;
117
118         if (op[cur_state][new_state] == MLX4_CMD_2RST_QP)
119                 return mlx4_cmd(dev, 0, qp->qpn, 2,
120                                 MLX4_CMD_2RST_QP, MLX4_CMD_TIME_CLASS_A);
121
122         mailbox = mlx4_alloc_cmd_mailbox(dev);
123         if (IS_ERR(mailbox))
124                 return PTR_ERR(mailbox);
125
126         if (cur_state == MLX4_QP_STATE_RST && new_state == MLX4_QP_STATE_INIT) {
127                 u64 mtt_addr = mlx4_mtt_addr(dev, mtt);
128                 context->mtt_base_addr_h = (u8)(mtt_addr >> 32);
129                 context->mtt_base_addr_l = cpu_to_be32(mtt_addr & 0xffffffff);
130                 context->log_page_size   = (u8)(mtt->page_shift - MLX4_ICM_PAGE_SHIFT);
131         }
132
133         *(__be32 *) mailbox->buf = cpu_to_be32(optpar);
134         memcpy((u8*)mailbox->buf + 8, context, sizeof *context);
135
136         ((struct mlx4_qp_context *) ((u8*)mailbox->buf + 8))->local_qpn =
137                 cpu_to_be32(qp->qpn);
138
139         ret = mlx4_cmd(dev, mailbox->dma.da, qp->qpn | (!!sqd_event << 31),
140                        new_state == MLX4_QP_STATE_RST ? 2 : 0,
141                        op[cur_state][new_state], MLX4_CMD_TIME_CLASS_C);
142
143         mlx4_free_cmd_mailbox(dev, mailbox);
144         return ret;
145 }
146 EXPORT_SYMBOL_GPL(mlx4_qp_modify);
147
148 int mlx4_qp_reserve_range(struct mlx4_dev *dev, int cnt, int align, u32 *base)
149 {
150         struct mlx4_priv *priv = mlx4_priv(dev);
151         struct mlx4_qp_table *qp_table = &priv->qp_table;
152         int qpn;
153
154         qpn = mlx4_bitmap_alloc_range(&qp_table->bitmap, cnt, align);
155         if (qpn == -1)
156                 return -ENOMEM;
157
158         *base = qpn;
159         return 0;
160 }
161 EXPORT_SYMBOL_GPL(mlx4_qp_reserve_range);
162
163 void mlx4_qp_release_range(struct mlx4_dev *dev, int base_qpn, int cnt)
164 {
165         struct mlx4_priv *priv = mlx4_priv(dev);
166         struct mlx4_qp_table *qp_table = &priv->qp_table;
167         if (base_qpn < dev->caps.sqp_start + 8)
168                 return;
169
170         mlx4_bitmap_free_range(&qp_table->bitmap, base_qpn, cnt);
171 }
172 EXPORT_SYMBOL_GPL(mlx4_qp_release_range);
173
174 int mlx4_qp_alloc(struct mlx4_dev *dev, int qpn, struct mlx4_qp *qp)
175 {
176         struct mlx4_priv *priv = mlx4_priv(dev);
177         struct mlx4_qp_table *qp_table = &priv->qp_table;
178         int err;
179
180         if ( mlx4_is_barred(dev) )
181                 return -EFAULT;
182
183         if (!qpn)
184                 return -EINVAL;
185
186         qp->qpn = qpn;
187
188         err = mlx4_table_get(dev, &qp_table->qp_table, qp->qpn);
189         if (err)
190                 goto err_out;
191
192         err = mlx4_table_get(dev, &qp_table->auxc_table, qp->qpn);
193         if (err)
194                 goto err_put_qp;
195
196         err = mlx4_table_get(dev, &qp_table->altc_table, qp->qpn);
197         if (err)
198                 goto err_put_auxc;
199
200         err = mlx4_table_get(dev, &qp_table->rdmarc_table, qp->qpn);
201         if (err)
202                 goto err_put_altc;
203
204         err = mlx4_table_get(dev, &qp_table->cmpt_table, qp->qpn);
205         if (err)
206                 goto err_put_rdmarc;
207
208         spin_lock_irq(&qp_table->lock);
209         err = radix_tree_insert(&dev->qp_table_tree, qp->qpn & (dev->caps.num_qps - 1), qp);
210         spin_unlock_irq(&qp_table->lock);
211         if (err)
212                 goto err_put_cmpt;
213
214         atomic_set(&qp->refcount, 1);
215         init_completion(&qp->free);
216
217         return 0;
218
219 err_put_cmpt:
220         mlx4_table_put(dev, &qp_table->cmpt_table, qp->qpn);
221
222 err_put_rdmarc:
223         mlx4_table_put(dev, &qp_table->rdmarc_table, qp->qpn);
224
225 err_put_altc:
226         mlx4_table_put(dev, &qp_table->altc_table, qp->qpn);
227
228 err_put_auxc:
229         mlx4_table_put(dev, &qp_table->auxc_table, qp->qpn);
230
231 err_put_qp:
232         mlx4_table_put(dev, &qp_table->qp_table, qp->qpn);
233
234 err_out:
235         return err;
236 }
237 EXPORT_SYMBOL_GPL(mlx4_qp_alloc);
238
239 void mlx4_qp_remove(struct mlx4_dev *dev, struct mlx4_qp *qp)
240 {
241         struct mlx4_qp_table *qp_table = &mlx4_priv(dev)->qp_table;
242         unsigned long flags;
243
244         spin_lock_irqsave(&qp_table->lock, &flags);
245         radix_tree_delete(&dev->qp_table_tree, qp->qpn & (dev->caps.num_qps - 1));
246         spin_unlock_irqrestore(&qp_table->lock, flags);
247 }
248 EXPORT_SYMBOL_GPL(mlx4_qp_remove);
249
250
251 struct mlx4_qp *mlx4_qp_lookup_locked(struct mlx4_dev *dev, u32 qpn)
252 {
253         struct mlx4_qp *qp;
254         struct mlx4_qp_table *qp_table = &mlx4_priv(dev)->qp_table;
255
256         spin_lock_irq(&qp_table->lock);
257         qp = radix_tree_lookup(&dev->qp_table_tree, qpn & (dev->caps.num_qps - 1));
258         spin_unlock_irq(&qp_table->lock);
259         return qp;
260 }
261
262 void mlx4_qp_free(struct mlx4_dev *dev, struct mlx4_qp *qp)
263 {
264         struct mlx4_qp_table *qp_table = &mlx4_priv(dev)->qp_table;
265
266         if (atomic_dec_and_test(&qp->refcount))
267                 complete(&qp->free);
268         wait_for_completion(&qp->free);
269
270         mlx4_table_put(dev, &qp_table->cmpt_table, qp->qpn);
271         mlx4_table_put(dev, &qp_table->rdmarc_table, qp->qpn);
272         mlx4_table_put(dev, &qp_table->altc_table, qp->qpn);
273         mlx4_table_put(dev, &qp_table->auxc_table, qp->qpn);
274         mlx4_table_put(dev, &qp_table->qp_table, qp->qpn);
275
276 }
277 EXPORT_SYMBOL_GPL(mlx4_qp_free);
278
279 static int mlx4_CONF_SPECIAL_QP(struct mlx4_dev *dev, u32 base_qpn)
280 {
281         return mlx4_cmd(dev, 0, base_qpn, 0, MLX4_CMD_CONF_SPECIAL_QP,
282                         MLX4_CMD_TIME_CLASS_B);
283 }
284
285 int mlx4_init_qp_table(struct mlx4_dev *dev)
286 {
287         struct mlx4_qp_table *qp_table = &mlx4_priv(dev)->qp_table;
288         int err;
289         int reserved_from_top = 0;
290 // hard to believe, that someone will require less !
291 #define MIN_QPS_TO_WORK_WITH    16
292
293         spin_lock_init(&qp_table->lock);
294         INIT_RADIX_TREE(&dev->qp_table_tree, GFP_ATOMIC);
295
296         /*
297          * We reserve 2 extra QPs per port for the special QPs.  The
298          * block of special QPs must be aligned to a multiple of 8, so
299          * round up.
300          */
301         dev->caps.sqp_start =
302                 ALIGN(dev->caps.reserved_qps_cnt[MLX4_QP_REGION_FW], 8);
303
304         {
305                 int sort[MLX4_QP_REGION_COUNT];
306                 int i, j, tmp;
307                 int last_base = dev->caps.num_qps;
308
309                 for (i = 1; i < MLX4_QP_REGION_COUNT; ++i)
310                         sort[i] = i;
311
312                 for (i = MLX4_QP_REGION_COUNT; i > 0; --i) {
313                         for (j = 2; j < i; ++j) {
314                                 if (dev->caps.reserved_qps_cnt[sort[j]] >
315                                     dev->caps.reserved_qps_cnt[sort[j - 1]]) {
316                                         tmp             = sort[j];
317                                         sort[j]         = sort[j - 1];
318                                         sort[j - 1]     = tmp;
319                                 }
320                         }
321                 }
322
323                 for (i = 1; i < MLX4_QP_REGION_COUNT; ++i) {
324                         last_base -= dev->caps.reserved_qps_cnt[sort[i]];
325                         dev->caps.reserved_qps_base[sort[i]] = last_base;
326                         reserved_from_top +=
327                                 dev->caps.reserved_qps_cnt[sort[i]];
328                 }
329
330         }
331
332         dev->caps.total_reserved_qps = dev->caps.sqp_start + 8 + reserved_from_top;
333         if ( dev->caps.total_reserved_qps + MIN_QPS_TO_WORK_WITH > dev->caps.num_qps ) {
334                 err= -EINVAL;
335                 mlx4_dbg(dev, "Not enough QPs to work with. Requested %d, reserved %d\n", 
336                         dev->caps.num_qps, dev->caps.total_reserved_qps );
337                 WriteEventLogEntryData( dev->pdev->p_self_do, (ULONG)EVENT_MLX4_ERROR_NOT_ENOUGH_QPS, 0, 0, 2,
338                         L"%d", dev->caps.num_qps, 
339                         L"%d", dev->caps.total_reserved_qps 
340                         );
341         }
342         else {
343                 err = mlx4_bitmap_init_with_effective_max(&qp_table->bitmap,
344                                 dev->caps.num_qps,
345                                 (1 << 23) - 1,
346                                 dev->caps.sqp_start + 8,
347                                 dev->caps.num_qps - reserved_from_top);
348         }
349
350         if (err)
351                 return err;
352
353         return mlx4_CONF_SPECIAL_QP(dev, dev->caps.sqp_start);
354 }
355
356 void mlx4_cleanup_qp_table(struct mlx4_dev *dev)
357 {
358         mlx4_CONF_SPECIAL_QP(dev, 0);
359         mlx4_bitmap_cleanup(&mlx4_priv(dev)->qp_table.bitmap);
360         radix_tree_destroy(&dev->qp_table_tree);
361 }
362
363 int mlx4_qp_get_region(struct mlx4_dev *dev,
364                        enum qp_region region,
365                        int *base_qpn, int *cnt)
366 {
367         if ((region < 0) || (region >= MLX4_QP_REGION_COUNT))
368                 return -EINVAL;
369
370         *base_qpn       = dev->caps.reserved_qps_base[region];
371         *cnt            = dev->caps.reserved_qps_cnt[region];
372
373         return 0;
374 }
375 EXPORT_SYMBOL_GPL(mlx4_qp_get_region);
376
377
378 int mlx4_qp_query(struct mlx4_dev *dev, struct mlx4_qp *qp,
379                   struct mlx4_qp_context *context)
380 {
381         struct mlx4_cmd_mailbox *mailbox;
382         int err;
383
384         mailbox = mlx4_alloc_cmd_mailbox(dev);
385         if (IS_ERR(mailbox))
386                 return PTR_ERR(mailbox);
387
388         err = mlx4_cmd_box(dev, 0, mailbox->dma.da, qp->qpn, 0,
389                            MLX4_CMD_QUERY_QP, MLX4_CMD_TIME_CLASS_A);
390         if (!err)
391                 memcpy(context, (u8*)mailbox->buf + 8, sizeof *context);
392
393         mlx4_free_cmd_mailbox(dev, mailbox);
394         return err;
395 }
396 EXPORT_SYMBOL_GPL(mlx4_qp_query);
397
398 int mlx4_qp_to_ready(struct mlx4_dev *dev,
399                      struct mlx4_mtt *mtt,
400                      struct mlx4_qp_context *context,
401                      struct mlx4_qp *qp,
402                      enum mlx4_qp_state *qp_state)
403 {
404 #define STATE_ARR_SIZE 4
405         int err = 0;
406         int i;
407         enum mlx4_qp_state states[STATE_ARR_SIZE] = {
408                 MLX4_QP_STATE_RST,
409                 MLX4_QP_STATE_INIT,
410                 MLX4_QP_STATE_RTR,
411                 MLX4_QP_STATE_RTS
412         };
413
414         for (i = 0; i < STATE_ARR_SIZE - 1; i++) {
415                 context->flags |= cpu_to_be32(states[i+1] << 28);
416                 err = mlx4_qp_modify(dev, mtt, states[i],
417                                      states[i+1], context, 0, 0, qp);
418                 if (err) {
419                         mlx4_err(dev, "Failed to bring qp to state:"
420                                       "%d with error: %d\n",
421                                         states[i+1], err);
422                         return err;
423                 }
424                 *qp_state = states[i+1];
425         }
426         return 0;
427 }
428 EXPORT_SYMBOL_GPL(mlx4_qp_to_ready);
429