[MLX4] added new Registry parameter for number of FC_EXCHs and added a sanity check...
[mirror/winof/.git] / hw / mlx4 / kernel / bus / net / mlx4.h
1 /*
2  * Copyright (c) 2004, 2005 Topspin Communications.  All rights reserved.
3  * Copyright (c) 2005 Sun Microsystems, Inc. All rights reserved.
4  * Copyright (c) 2005, 2006, 2007 Cisco Systems.  All rights reserved.
5  * Copyright (c) 2005 Mellanox Technologies. All rights reserved.
6  * Copyright (c) 2004 Voltaire, Inc. All rights reserved.
7  *
8  * This software is available to you under a choice of one of two
9  * licenses.  You may choose to be licensed under the terms of the GNU
10  * General Public License (GPL) Version 2, available from the file
11  * COPYING in the main directory of this source tree, or the
12  * OpenIB.org BSD license below:
13  *
14  *     Redistribution and use in source and binary forms, with or
15  *     without modification, are permitted provided that the following
16  *     conditions are met:
17  *
18  *      - Redistributions of source code must retain the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer.
21  *
22  *      - Redistributions in binary form must reproduce the above
23  *        copyright notice, this list of conditions and the following
24  *        disclaimer in the documentation and/or other materials
25  *        provided with the distribution.
26  *
27  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
28  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
29  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
30  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
31  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
32  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
33  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
34  * SOFTWARE.
35  */
36
37 #ifndef MLX4_H
38 #define MLX4_H
39
40 #include <mlx4_debug.h>
41 #include "l2w.h"
42 #include "device.h"
43 #include "doorbell.h"
44 #include "bus_intf.h"
45 #include "eq.h"
46
47
48 //
49 // Structure for reporting data to WMI
50 //
51
52 typedef struct _BUS_WMI_STD_DATA {
53         UINT32 DebugPrintLevel;
54         UINT32 DebugPrintFlags;
55
56 } BUS_WMI_STD_DATA, * PBUS_WMI_STD_DATA;
57
58
59 //
60 // Driver global data
61 //
62
63 enum mlx4_port_type {
64         MLX4_PORT_TYPE_IB       = 1 << 0,
65         MLX4_PORT_TYPE_ETH      = 1 << 1,
66 };
67
68 #define MAX_HCA_CARDS           8
69
70 #pragma warning(disable:4201) // nameless struct/union
71 typedef struct _GLOBALS {
72         BUS_WMI_STD_DATA bwsd;
73
74         int mod_num_qp;
75         int mod_rdmarc_per_qp;
76         int mod_num_srq;
77         int mod_num_cq;
78         int mod_num_mcg;
79         int mod_num_mpt;
80         int mod_num_mtt;
81         int mod_num_mac;
82         int mod_num_vlan;
83         int mod_use_prio;
84         int mod_num_fc_exch;
85
86         int mod_enable_qos;
87         int mod_mlx4_blck_lb;
88         int mod_interrupt_from_first;
89
90         int mod_affinity;
91         PFDO_DEVICE_DATA p_fdo[MAX_HCA_CARDS];  // for debug purposes
92 } GLOBALS;
93 #pragma warning(default:4201) // nameless struct/union
94
95 extern GLOBALS g;
96
97
98 enum {
99         MLX4_HCR_BASE           = 0x80680,
100         MLX4_HCR_SIZE           = 0x0001c,
101         MLX4_CLR_INT_SIZE       = 0x00008
102 };
103
104 enum {
105         MLX4_MGM_ENTRY_SIZE     =  0x100,
106         MLX4_QP_PER_MGM         = 4 * (MLX4_MGM_ENTRY_SIZE / 16 - 2),
107         MLX4_MTT_ENTRY_PER_SEG  = 8
108 };
109
110 enum {
111         MLX4_EQ_ASYNC,
112         MLX4_EQ_COMP,
113         MLX4_NUM_EQ
114 };
115 #define MLX4_NUM_UNKNOWN        -1
116
117 #define MLX4_MAX_EXTRA_EQS 16
118 #define MLX4_NUM_EQS (MLX4_NUM_EQ + MLX4_MAX_EXTRA_EQS)
119
120 enum {
121         MLX4_NUM_PDS            = 1 << 15
122 };
123
124 enum {
125         MLX4_CMPT_TYPE_QP       = 0,
126         MLX4_CMPT_TYPE_SRQ      = 1,
127         MLX4_CMPT_TYPE_CQ       = 2,
128         MLX4_CMPT_TYPE_EQ       = 3,
129         MLX4_CMPT_NUM_TYPE
130 };
131
132 enum {
133         MLX4_CMPT_SHIFT         = 24,
134         MLX4_NUM_CMPTS          = MLX4_CMPT_NUM_TYPE << MLX4_CMPT_SHIFT
135 };
136
137 #define MGM_QPN_MASK       0x00FFFFFF
138 #define MGM_BLCK_LB_BIT    30
139
140 struct mlx4_bitmap {
141         u32                     last;
142         u32                     top;
143         u32                     max;
144         u32                     effective_max;
145         u32                     mask;
146         spinlock_t              lock;
147         unsigned long          *table;
148 };
149
150 struct mlx4_buddy {
151         unsigned long         **bits;
152         int                     max_order;
153         spinlock_t              lock;
154 };
155
156 struct mlx4_icm;
157
158 struct mlx4_icm_table {
159         u64                     virt;
160         int                     num_icm;
161         int                     num_obj;
162         int                     obj_size;
163         int                     lowmem;
164         int                     coherent;
165         struct mutex            mutex;
166         struct mlx4_icm       **icm;
167 };
168
169 struct mlx4_profile {
170         int                     num_qp;
171         int                     rdmarc_per_qp;
172         int                     num_srq;
173         int                     num_cq;
174         int                     num_mcg;
175         int                     num_mpt;
176         int                     num_mtt;
177 };
178
179 struct mlx4_fw {
180         u64                     clr_int_base;
181         u64                     catas_offset;
182         struct mlx4_icm        *fw_icm;
183         struct mlx4_icm        *aux_icm;
184         u32                     catas_size;
185         u16                     fw_pages;
186         u8                      clr_int_bar;
187         u8                      catas_bar;
188 };
189
190 struct mlx4_cmd {
191         struct pci_pool        *pool;
192         u8 __iomem             *hcr;
193         struct mutex            hcr_mutex;
194         struct semaphore        poll_sem;
195         struct semaphore        event_sem;
196         int                     max_cmds;
197         spinlock_t              context_lock;
198         int                     free_head;
199         struct mlx4_cmd_context *context;
200         u16                     token_mask;
201         u8                      use_events;
202         u8                      toggle;
203 };
204
205 struct mlx4_uar_table {
206         struct mlx4_bitmap      bitmap;
207 };
208
209 struct mlx4_mr_table {
210         struct mlx4_bitmap      mpt_bitmap;
211         struct mlx4_buddy       mtt_buddy;
212         u64                     mtt_base;
213         u64                     mpt_base;
214         struct mlx4_icm_table   mtt_table;
215         struct mlx4_icm_table   dmpt_table;
216 };
217
218 struct mlx4_cq_table {
219         struct mlx4_bitmap      bitmap;
220         spinlock_t              lock;
221         struct radix_tree_root  tree;
222         struct mlx4_icm_table   table;
223         struct mlx4_icm_table   cmpt_table;
224 };
225
226 struct mlx4_eq_table {
227         struct mlx4_bitmap      bitmap;
228         void __iomem           *clr_int;
229         u8 __iomem             *uar_map[(MLX4_NUM_EQS + 6) / 4];
230         u32                     clr_mask;
231         struct mlx4_eq          eq[MLX4_NUM_EQS];
232         u64                     icm_virt;
233         dma_addr_t      icm_page;
234         dma_addr_t              icm_dma;
235         struct mlx4_icm_table   cmpt_table;
236         int                     have_irq;
237         u8                      inta_pin;
238         u8                                              max_extra_eqs;
239 #if 1//WORKAROUND_POLL_EQ
240         KEVENT          thread_start_event;
241         KEVENT          thread_stop_event;
242         BOOLEAN         bTerminated;
243         PVOID           threadObject;
244 #endif
245 };
246
247 struct mlx4_srq_table {
248         struct mlx4_bitmap      bitmap;
249         spinlock_t              lock;
250         struct radix_tree_root  tree;
251         struct mlx4_icm_table   table;
252         struct mlx4_icm_table   cmpt_table;
253 };
254
255 struct mlx4_qp_table {
256         struct mlx4_bitmap      bitmap;
257         u32                     rdmarc_base;
258         int                     rdmarc_shift;
259         spinlock_t              lock;
260         struct mlx4_icm_table   qp_table;
261         struct mlx4_icm_table   auxc_table;
262         struct mlx4_icm_table   altc_table;
263         struct mlx4_icm_table   rdmarc_table;
264         struct mlx4_icm_table   cmpt_table;
265 };
266
267 struct mlx4_mcg_table {
268         struct mutex            mutex;
269         struct mlx4_bitmap      bitmap;
270         struct mlx4_icm_table   table;
271 };
272
273 struct mlx4_catas_err {
274         u32 __iomem            *map;
275         /* Windows */
276         int                                     stop;
277         KTIMER                          timer;
278         KDPC                            timer_dpc;
279         LARGE_INTEGER           interval;
280         PIO_WORKITEM            catas_work;
281 };
282
283 struct mlx4_mac_table {
284 #define MLX4_MAX_MAC_NUM        128
285 #define MLX4_MAC_MASK           0xffffffffffff
286 #define MLX4_MAC_VALID_SHIFT    63
287 #define MLX4_MAC_TABLE_SIZE     MLX4_MAX_MAC_NUM << 3
288         __be64 entries[MLX4_MAX_MAC_NUM];
289         int refs[MLX4_MAX_MAC_NUM];
290         struct semaphore mac_sem;
291         int total;
292         int max;
293 };
294
295 struct mlx4_vlan_table {
296 #define MLX4_MAX_VLAN_NUM       126
297 #define MLX4_VLAN_MASK          0xfff
298 #define MLX4_VLAN_VALID         1 << 31
299 #define MLX4_VLAN_TABLE_SIZE    MLX4_MAX_VLAN_NUM << 2
300         __be32 entries[MLX4_MAX_VLAN_NUM];
301         int refs[MLX4_MAX_VLAN_NUM];
302         struct semaphore vlan_sem;
303         int total;
304         int max;
305 };
306
307 struct mlx4_port_info {
308         struct mlx4_mac_table   mac_table;
309         struct mlx4_vlan_table  vlan_table;
310 };
311
312 struct mlx4_priv {
313         struct mlx4_dev         dev;
314
315         struct list_head        dev_list;
316         struct list_head        ctx_list;
317         spinlock_t              ctx_lock;
318
319         struct list_head        pgdir_list;
320         struct mutex            pgdir_mutex;
321
322         struct mlx4_fw          fw;
323         struct mlx4_cmd         cmd;
324
325         struct mlx4_bitmap      pd_bitmap;
326         struct mlx4_uar_table   uar_table;
327         struct mlx4_mr_table    mr_table;
328         struct mlx4_cq_table    cq_table;
329         struct mlx4_eq_table    eq_table;
330         struct mlx4_srq_table   srq_table;
331         struct mlx4_qp_table    qp_table;
332         struct mlx4_mcg_table   mcg_table;
333
334         struct mlx4_catas_err   catas_err;
335
336         u8 __iomem             *clr_base;
337
338         struct mlx4_uar         driver_uar;
339         void __iomem           *kar;
340         struct mlx4_port_info   port[MLX4_MAX_PORTS];
341 };
342
343 static inline struct mlx4_priv *mlx4_priv(struct mlx4_dev *dev)
344 {
345         return container_of(dev, struct mlx4_priv, dev);
346 }
347
348 u32 mlx4_bitmap_alloc(struct mlx4_bitmap *bitmap);
349 void mlx4_bitmap_free(struct mlx4_bitmap *bitmap, u32 obj);
350 u32 mlx4_bitmap_alloc_range(struct mlx4_bitmap *bitmap, int cnt, int align);
351 void mlx4_bitmap_free_range(struct mlx4_bitmap *bitmap, u32 obj, int cnt);
352 int mlx4_bitmap_init(struct mlx4_bitmap *bitmap, u32 num, u32 mask, u32 reserved);
353 int mlx4_bitmap_init_with_effective_max(struct mlx4_bitmap *bitmap,
354                                         u32 num, u32 mask, u32 reserved,
355                                         u32 effective_max);
356 void mlx4_bitmap_cleanup(struct mlx4_bitmap *bitmap);
357
358 int mlx4_db_alloc(struct mlx4_dev *dev, 
359                                 struct mlx4_db *db, int order);
360
361 int mlx4_init_pd_table(struct mlx4_dev *dev);
362 int mlx4_init_uar_table(struct mlx4_dev *dev);
363 int mlx4_init_mr_table(struct mlx4_dev *dev);
364 int mlx4_init_eq_table(struct mlx4_dev *dev);
365 int mlx4_init_cq_table(struct mlx4_dev *dev);
366 int mlx4_init_qp_table(struct mlx4_dev *dev);
367 int mlx4_init_srq_table(struct mlx4_dev *dev);
368 int mlx4_init_mcg_table(struct mlx4_dev *dev);
369
370 void mlx4_cleanup_pd_table(struct mlx4_dev *dev);
371 void mlx4_cleanup_uar_table(struct mlx4_dev *dev);
372 void mlx4_cleanup_mr_table(struct mlx4_dev *dev);
373 void mlx4_cleanup_eq_table(struct mlx4_dev *dev);
374 void mlx4_cleanup_cq_table(struct mlx4_dev *dev);
375 void mlx4_cleanup_qp_table(struct mlx4_dev *dev);
376 void mlx4_cleanup_srq_table(struct mlx4_dev *dev);
377 void mlx4_cleanup_mcg_table(struct mlx4_dev *dev);
378
379 int mlx4_start_catas_poll(struct mlx4_dev *dev);
380 void mlx4_stop_catas_poll(struct mlx4_dev *dev);
381 int mlx4_restart_one(struct pci_dev *pdev);
382 int mlx4_register_device(struct mlx4_dev *dev);
383 void mlx4_unregister_device(struct mlx4_dev *dev);
384 void mlx4_dispatch_event(struct mlx4_dev *dev, enum mlx4_event type,
385                          int subtype, int port);
386 void mlx4_intf_init();
387 void mlx4_net_init();
388
389 BOOLEAN mlx4_is_eth_port(struct mlx4_dev *dev, int port_number);
390 int mlx4_count_ib_ports(struct mlx4_dev *dev);
391
392 struct mlx4_dev_cap;
393 struct mlx4_init_hca_param;
394
395 u64 mlx4_make_profile(struct mlx4_dev *dev,
396                       struct mlx4_profile *request,
397                       struct mlx4_dev_cap *dev_cap,
398                       struct mlx4_init_hca_param *init_hca);
399
400 int mlx4_map_eq_icm(struct mlx4_dev *dev, u64 icm_virt);
401 void mlx4_unmap_eq_icm(struct mlx4_dev *dev);
402
403 int mlx4_cmd_init(struct mlx4_dev *dev);
404 void mlx4_cmd_cleanup(struct mlx4_dev *dev);
405 void mlx4_cmd_event(struct mlx4_dev *dev, u16 token, u8 status, u64 out_param);
406 int mlx4_cmd_use_events(struct mlx4_dev *dev);
407 void mlx4_cmd_use_polling(struct mlx4_dev *dev);
408
409 int mlx4_qp_get_region(struct mlx4_dev *dev,
410                        enum qp_region region,
411                        int *base_qpn, int *cnt);
412
413 void mlx4_cq_completion(struct mlx4_dev *dev, u32 cqn);
414 void mlx4_cq_event(struct mlx4_dev *dev, u32 cqn, int event_type);
415
416 void mlx4_init_mac_table(struct mlx4_dev *dev, u8 port);
417 void mlx4_init_vlan_table(struct mlx4_dev *dev, u8 port);
418
419 void mlx4_qp_event(struct mlx4_dev *dev, u32 qpn, int event_type);
420
421 void mlx4_srq_event(struct mlx4_dev *dev, u32 srqn, int event_type);
422
423 void mlx4_handle_catas_err(struct mlx4_dev *dev);
424
425 int mlx4_init_one(struct pci_dev *pdev, struct mlx4_dev_params *dev_params);
426
427 void mlx4_remove_one(struct pci_dev *pdev, int reset);
428
429 #define ETH_FCS_LEN     4               /* Frame Check Sequence Length   */
430 #define ETH_HLEN 14
431
432 int mlx4_add_eq(struct mlx4_dev *dev, int nent,
433         KAFFINITY cpu, PISR_FUNC func, PVOID func_context ,
434         u8* p_eq_num, struct mlx4_eq ** p_eq);
435
436 void mlx4_remove_eq(struct mlx4_dev *dev, u8 eq_num);
437
438 int mlx4_reset_ready( struct ib_event_handler *event_handler );
439 int mlx4_reset_execute( struct ib_event_handler *event_handler );
440
441 int mlx4_reset_request( struct ib_event_handler *event_handler );
442
443 int mlx4_reset_cb_register( struct ib_event_handler *event_handler );
444
445 int mlx4_reset_cb_unregister( struct ib_event_handler *event_handler );
446
447 void fix_bus_ifc(struct pci_dev *pdev);
448
449 void mlx4_dispatch_reset_event(struct ib_device *ibdev, enum ib_event_type type);
450
451
452 #endif /* MLX4_H */