[MLX4] added new Registry parameter for number of FC_EXCHs and added a sanity check...
[mirror/winof/.git] / hw / mlx4 / kernel / bus / inc / device.h
1 /*
2  * Copyright (c) 2006, 2007 Cisco Systems, Inc.  All rights reserved.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and/or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  */
32
33 #ifndef MLX4_DEVICE_H
34 #define MLX4_DEVICE_H
35
36 enum {
37         MLX4_FLAG_MSI_X                 = 1 << 0,
38         MLX4_FLAG_OLD_PORT_CMDS = 1 << 1,
39         MLX4_FLAG_NOT_PRIME             = 1 << 2,
40         MLX4_FLAG_LIVEFISH              = 1 << 10,
41         MLX4_FLAG_RESET_CLIENT  = 1 << 11,
42         MLX4_FLAG_RESET_DRIVER  = 1 << 12,
43         MLX4_FLAG_RESET_STARTED = 1 << 13,
44         MLX4_FLAG_BUSY_WAIT             = 1 << 14
45 };
46
47 enum {
48         MLX4_MAX_PORTS          = 2
49 };
50
51 enum {
52         MLX4_BOARD_ID_LEN = 64
53 };
54
55 enum {
56         MLX4_DEV_CAP_FLAG_RC            = 1 <<  0,
57         MLX4_DEV_CAP_FLAG_UC            = 1 <<  1,
58         MLX4_DEV_CAP_FLAG_UD            = 1 <<  2,
59         MLX4_DEV_CAP_FLAG_SRQ           = 1 <<  6,
60         MLX4_DEV_CAP_FLAG_IPOIB_CSUM    = 1 <<  7,
61         MLX4_DEV_CAP_FLAG_BAD_PKEY_CNTR = 1 <<  8,
62         MLX4_DEV_CAP_FLAG_BAD_QKEY_CNTR = 1 <<  9,
63         MLX4_DEV_CAP_FLAG_DPDP          = 1 << 12,
64         MLX4_DEV_CAP_FLAG_MEM_WINDOW    = 1 << 16,
65         MLX4_DEV_CAP_FLAG_APM           = 1 << 17,
66         MLX4_DEV_CAP_FLAG_ATOMIC        = 1 << 18,
67         MLX4_DEV_CAP_FLAG_RAW_MCAST     = 1 << 19,
68         MLX4_DEV_CAP_FLAG_UD_AV_PORT    = 1 << 20,
69         MLX4_DEV_CAP_FLAG_UD_MCAST      = 1 << 21
70 };
71
72 enum mlx4_event {
73         MLX4_EVENT_TYPE_COMP               = 0x00,
74         MLX4_EVENT_TYPE_PATH_MIG           = 0x01,
75         MLX4_EVENT_TYPE_COMM_EST           = 0x02,
76         MLX4_EVENT_TYPE_SQ_DRAINED         = 0x03,
77         MLX4_EVENT_TYPE_SRQ_QP_LAST_WQE    = 0x13,
78         MLX4_EVENT_TYPE_SRQ_LIMIT          = 0x14,
79         MLX4_EVENT_TYPE_CQ_ERROR           = 0x04,
80         MLX4_EVENT_TYPE_WQ_CATAS_ERROR     = 0x05,
81         MLX4_EVENT_TYPE_EEC_CATAS_ERROR    = 0x06,
82         MLX4_EVENT_TYPE_PATH_MIG_FAILED    = 0x07,
83         MLX4_EVENT_TYPE_WQ_INVAL_REQ_ERROR = 0x10,
84         MLX4_EVENT_TYPE_WQ_ACCESS_ERROR    = 0x11,
85         MLX4_EVENT_TYPE_SRQ_CATAS_ERROR    = 0x12,
86         MLX4_EVENT_TYPE_LOCAL_CATAS_ERROR  = 0x08,
87         MLX4_EVENT_TYPE_PORT_CHANGE        = 0x09,
88         MLX4_EVENT_TYPE_EQ_OVERFLOW        = 0x0f,
89         MLX4_EVENT_TYPE_ECC_DETECT         = 0x0e,
90         MLX4_EVENT_TYPE_CMD                = 0x0a
91 };
92
93 enum {
94         MLX4_PORT_CHANGE_SUBTYPE_DOWN   = 1,
95         MLX4_PORT_CHANGE_SUBTYPE_ACTIVE = 4
96 };
97
98 enum {
99         MLX4_PERM_LOCAL_READ    = 1 << 10,
100         MLX4_PERM_LOCAL_WRITE   = 1 << 11,
101         MLX4_PERM_REMOTE_READ   = 1 << 12,
102         MLX4_PERM_REMOTE_WRITE  = 1 << 13,
103         MLX4_PERM_ATOMIC        = 1 << 14
104 };
105
106 enum {
107         MLX4_OPCODE_NOP                 = 0x00,
108         MLX4_OPCODE_SEND_INVAL          = 0x01,
109         MLX4_OPCODE_RDMA_WRITE          = 0x08,
110         MLX4_OPCODE_RDMA_WRITE_IMM      = 0x09,
111         MLX4_OPCODE_SEND                = 0x0a,
112         MLX4_OPCODE_SEND_IMM            = 0x0b,
113         MLX4_OPCODE_LSO                 = 0x0e,
114         MLX4_OPCODE_RDMA_READ           = 0x10,
115         MLX4_OPCODE_ATOMIC_CS           = 0x11,
116         MLX4_OPCODE_ATOMIC_FA           = 0x12,
117         MLX4_OPCODE_ATOMIC_MASK_CS      = 0x14,
118         MLX4_OPCODE_ATOMIC_MASK_FA      = 0x15,
119         MLX4_OPCODE_BIND_MW             = 0x18,
120         MLX4_OPCODE_FMR                 = 0x19,
121         MLX4_OPCODE_LOCAL_INVAL         = 0x1b,
122         MLX4_OPCODE_CONFIG_CMD          = 0x1f,
123
124         MLX4_RECV_OPCODE_RDMA_WRITE_IMM = 0x00,
125         MLX4_RECV_OPCODE_SEND           = 0x01,
126         MLX4_RECV_OPCODE_SEND_IMM       = 0x02,
127         MLX4_RECV_OPCODE_SEND_INVAL     = 0x03,
128
129         MLX4_CQE_OPCODE_ERROR           = 0x1e,
130         MLX4_CQE_OPCODE_RESIZE          = 0x16,
131 };
132
133 enum {
134         MLX4_STAT_RATE_OFFSET   = 5
135 };
136
137 enum qp_region {
138         MLX4_QP_REGION_FW = 0,
139         MLX4_QP_REGION_ETH_ADDR,
140         MLX4_QP_REGION_FC_ADDR,
141         MLX4_QP_REGION_FC_EXCH,
142         MLX4_QP_REGION_COUNT            /* Must be last */
143 };
144
145 #if 0
146 // not in use now
147 // should be set as default to numFcExch
148 enum {
149         MLX4_NUM_FEXCH          = 64 * 1024,
150 };
151 #endif
152
153
154 struct mlx4_caps {
155         u64                     fw_ver;
156         int                     num_ports;
157         int                     vl_cap[MLX4_MAX_PORTS + 1];
158         int                     ib_mtu_cap[MLX4_MAX_PORTS + 1];
159         u64                     def_mac[MLX4_MAX_PORTS + 1];
160         int                     eth_mtu_cap[MLX4_MAX_PORTS + 1];
161         int                     gid_table_len[MLX4_MAX_PORTS + 1];
162         int                     pkey_table_len[MLX4_MAX_PORTS + 1];
163         int                     local_ca_ack_delay;
164         int                     num_uars;
165         int                     bf_reg_size;
166         int                     bf_regs_per_page;
167         int                     max_sq_sg;
168         int                     max_rq_sg;
169         int                     num_qps;
170         int                     max_wqes;
171         int                     max_sq_desc_sz;
172         int                     max_rq_desc_sz;
173         int                     max_qp_init_rdma;
174         int                     max_qp_dest_rdma;
175         int                     sqp_start;
176         int                     num_srqs;
177         int                     max_srq_wqes;
178         int                     max_srq_sge;
179         int                     reserved_srqs;
180         int                     num_cqs;
181         int                     max_cqes;
182         int                     reserved_cqs;
183         int                     num_eqs;
184         int                     reserved_eqs;
185         int                     num_mpts;
186         int                     num_mtt_segs;
187         int                     fmr_reserved_mtts;
188         int                     reserved_mtts;
189         int                     reserved_mrws;
190         int                     reserved_uars;
191         int                     num_mgms;
192         int                     num_amgms;
193         int                     reserved_mcgs;
194         int                     num_qp_per_mgm;
195         int                     num_pds;
196         int                     reserved_pds;
197         int                     mtt_entry_sz;
198         u32                     max_msg_sz;
199         u32                     page_size_cap;
200         u32                     flags;
201         u16                     stat_rate_support;
202         u8                      port_width_cap[MLX4_MAX_PORTS + 1];
203         int                     max_gso_sz;
204         int                     reserved_qps_cnt[MLX4_QP_REGION_COUNT];
205         int                     reserved_qps_base[MLX4_QP_REGION_COUNT];
206         int                     log_num_macs;
207         int                     log_num_vlans;
208         int                     log_num_prios;
209         int                     num_fc_exch;
210         enum mlx4_port_type     port_type[MLX4_MAX_PORTS + 1];
211         int                     reserved_fexch_mpts_base;   
212         int                     total_reserved_qps;
213 };
214
215 struct mlx4_buf_list {
216         u8                     *buf;
217         dma_addr_t              map;
218 };
219 enum {
220         MLX4_DB_PER_PAGE = PAGE_SIZE / 4
221 };
222
223 struct mlx4_db_pgdir {
224         struct list_head        list;
225         DECLARE_BITMAP(order0, MLX4_DB_PER_PAGE);
226         DECLARE_BITMAP(order1, MLX4_DB_PER_PAGE / 2);
227         unsigned long          *bits[2];
228         __be32                 *db_page;
229         dma_addr_t             db_dma;
230 };
231
232 struct mlx4_db {
233         __be32                  *db;
234         struct mlx4_db_pgdir    *pgdir;
235         dma_addr_t              dma;
236         int                     index;
237         int                     order;
238 };
239
240 struct mlx4_mtt {
241         u32                     first_seg;
242         int                     order;
243         int                     page_shift;
244 };
245
246 struct mlx4_buf {
247         union {
248                 struct mlx4_buf_list    direct;
249                 struct mlx4_buf_list   *page_list;
250         } u;
251         int                     nbufs;
252         int                     npages;
253         int                     page_shift;
254 };
255
256 struct mlx4_hwq_resources {
257         struct mlx4_db          db;
258         struct mlx4_mtt         mtt;
259         struct mlx4_buf         buf;
260 };
261
262 struct mlx4_mr {
263         struct mlx4_mtt         mtt;
264         u64                     iova;
265         u64                     size;
266         u32                     key;
267         u32                     pd;
268         u32                     access;
269         int                     enabled;
270 };
271
272 struct mlx4_fmr {
273         struct mlx4_mr          mr;
274         struct mlx4_mpt_entry  *mpt;
275         __be64                 *mtts;
276         dma_addr_t              dma_handle;
277         int                     max_pages;
278         int                     max_maps;
279         int                     maps;
280         u8                      page_shift;
281 };
282
283 struct mlx4_uar {
284         unsigned long           pfn;
285         int                     index;
286 };
287
288 struct mlx4_cq {
289         void (*comp)            (struct mlx4_cq *);
290         void (*event)           (struct mlx4_cq *, enum mlx4_event);
291
292         struct mlx4_uar        *uar;
293
294         u32                     cons_index;
295
296         __be32                 *set_ci_db;
297         __be32                 *arm_db;
298         int                     arm_sn;
299
300         int                     cqn;
301         int                     comp_eq_idx;    
302
303         atomic_t                refcount;
304         struct completion       free;
305
306         // Windows specific
307         int                     *p_u_arm_sn;
308         PMDL            mdl;
309 };
310
311 struct mlx4_qp {
312         void (*event)           (struct mlx4_qp *, enum mlx4_event);
313
314         int                     qpn;
315
316         atomic_t                refcount;
317         struct completion       free;
318 };
319
320 struct mlx4_srq {
321         void (*event)           (struct mlx4_srq *, enum mlx4_event);
322
323         int                     srqn;
324         int                     max;
325         int                     max_gs;
326         int                     wqe_shift;
327
328         atomic_t                refcount;
329         struct completion       free;
330 };
331
332 struct mlx4_av {
333         __be32                  port_pd;
334         u8                      reserved1;
335         u8                      g_slid;
336         __be16                  dlid;
337         u8                      reserved2;
338         u8                      gid_index;
339         u8                      stat_rate;
340         u8                      hop_limit;
341         __be32                  sl_tclass_flowlabel;
342         u8                      dgid[16];
343 };
344
345 #define MLX4_DEV_SIGNATURE      0xf1b34a6e
346
347 struct mlx4_dev_params {
348         enum mlx4_port_type mod_port_type[MLX4_MAX_PORTS];
349 } ;
350
351 static inline void mlx4_copy_dev_params(
352         struct mlx4_dev_params *dst,
353         struct mlx4_dev_params *src)
354 {
355         *dst = *src;
356 }
357
358 struct mlx4_dev {
359         u32                     signature;
360         struct pci_dev         *pdev;
361         unsigned long           flags;
362         LONG                reset_pending;
363         struct mlx4_caps        caps;
364         struct radix_tree_root  qp_table_tree;
365         u32                     rev_id;
366         char                    board_id[MLX4_BOARD_ID_LEN];
367         struct mlx4_dev_params  dev_params;
368 };
369
370 struct mlx4_init_port_param {
371         int                     set_guid0;
372         int                     set_node_guid;
373         int                     set_si_guid;
374         u16                     mtu;
375         int                     port_width_cap;
376         u16                     vl_cap;
377         u16                     max_gid;
378         u16                     max_pkey;
379         u64                     guid0;
380         u64                     node_guid;
381         u64                     si_guid;
382 };
383
384 static inline void mlx4_query_steer_cap(struct mlx4_dev *dev, int *log_mac,
385                                         int *log_vlan, int *log_prio)
386 {
387         *log_mac = dev->caps.log_num_macs;
388         *log_vlan = dev->caps.log_num_vlans;
389         *log_prio = dev->caps.log_num_prios;
390 }
391
392 static inline u32 mlx4_get_ports_of_type(struct mlx4_dev *dev,
393                                         enum mlx4_port_type ptype)
394 {
395         u32 ret = 0;
396         int i;
397
398         for (i = 1; i <= dev->caps.num_ports; ++i) {
399                 if (dev->caps.port_type[i] == ptype)
400                         ret |= 1 << (i-1);
401         }
402         return ret;
403 }
404
405 #define foreach_port(port, bitmap) \
406         for ((port) = 1; (port) <= MLX4_MAX_PORTS; ++(port)) \
407                 if (bitmap & 1 << ((port)-1))
408
409 static inline int mlx4_get_fexch_mpts_base(struct mlx4_dev *dev)
410 {
411         return dev->caps.reserved_fexch_mpts_base;
412 }
413
414 int mlx4_buf_alloc(struct mlx4_dev *dev, int size, int max_direct,
415                    struct mlx4_buf *buf);
416 void mlx4_buf_free(struct mlx4_dev *dev, int size, struct mlx4_buf *buf);
417
418 int mlx4_db_alloc(struct mlx4_dev *dev, 
419                                 struct mlx4_db *db, int order);
420
421 void mlx4_db_free(struct mlx4_dev *dev, struct mlx4_db *db);
422
423 int mlx4_pd_alloc(struct mlx4_dev *dev, u32 *pdn);
424 void mlx4_pd_free(struct mlx4_dev *dev, u32 pdn);
425
426 int mlx4_uar_alloc(struct mlx4_dev *dev, struct mlx4_uar *uar);
427 void mlx4_uar_free(struct mlx4_dev *dev, struct mlx4_uar *uar);
428
429 int mlx4_mtt_init(struct mlx4_dev *dev, int npages, int page_shift,
430                   struct mlx4_mtt *mtt);
431 void mlx4_mtt_cleanup(struct mlx4_dev *dev, struct mlx4_mtt *mtt);
432 u64 mlx4_mtt_addr(struct mlx4_dev *dev, struct mlx4_mtt *mtt);
433
434 int mlx4_mr_alloc_reserved(struct mlx4_dev *dev, u32 mridx, u32 pd,
435                            u64 iova, u64 size, u32 access, int npages,
436                            int page_shift, struct mlx4_mr *mr);
437 int mlx4_mr_alloc(struct mlx4_dev *dev, u32 pd, u64 iova, u64 size, u32 access,
438                   int npages, int page_shift, struct mlx4_mr *mr);
439 void mlx4_mr_free(struct mlx4_dev *dev, struct mlx4_mr *mr);
440 void mlx4_mr_free_reserved(struct mlx4_dev *dev, struct mlx4_mr *mr);
441 int mlx4_mr_enable(struct mlx4_dev *dev, struct mlx4_mr *mr);
442 int mlx4_write_mtt(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
443                    int start_index, int npages, u64 *page_list);
444 int mlx4_buf_write_mtt(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
445                        struct mlx4_buf *buf);
446
447 struct device;
448
449 int mlx4_alloc_hwq_res(struct mlx4_dev *dev, struct mlx4_hwq_resources *wqres,
450                       int size, int max_direct);
451 void mlx4_free_hwq_res(struct mlx4_dev *mdev, struct mlx4_hwq_resources *wqres,
452                       int size);
453
454 int mlx4_cq_alloc(struct mlx4_dev *dev, int nent, struct mlx4_mtt *mtt,
455                   struct mlx4_uar *uar, u64 db_rec, struct mlx4_cq *cq,
456                   unsigned vector, int collapsed);
457 void mlx4_cq_free(struct mlx4_dev *dev, struct mlx4_cq *cq);
458
459 struct mlx4_cq_context;
460 int mlx4_cq_modify(struct mlx4_dev *dev, struct mlx4_cq *cq,
461                    struct mlx4_cq_context *context, int modify);
462
463 static inline void mlx4_cq_arm(struct mlx4_cq *cq, u32 cmd,
464                                void __iomem *uar_page,
465                                spinlock_t *doorbell_lock);
466
467 enum mlx4_qp_state;
468 enum mlx4_qp_optpar;
469 struct mlx4_qp_context;
470
471 int mlx4_qp_reserve_range(struct mlx4_dev *dev, int cnt, int align, u32 *base);
472 void mlx4_qp_release_range(struct mlx4_dev *dev, int base_qpn, int cnt);
473 int mlx4_qp_alloc(struct mlx4_dev *dev, int qpn, struct mlx4_qp *qp);
474 void mlx4_qp_free(struct mlx4_dev *dev, struct mlx4_qp *qp);
475
476 int mlx4_qp_modify(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
477                    enum mlx4_qp_state cur_state, enum mlx4_qp_state new_state,
478                    struct mlx4_qp_context *context, enum mlx4_qp_optpar optpar,
479                    int sqd_event, struct mlx4_qp *qp);
480
481
482 int mlx4_qp_to_ready(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
483                      struct mlx4_qp_context *context,
484                      struct mlx4_qp *qp, enum mlx4_qp_state *qp_state);
485
486 void mlx4_qp_remove(struct mlx4_dev *dev, struct mlx4_qp *qp);
487
488
489 int mlx4_srq_alloc(struct mlx4_dev *dev, u32 pdn, u32 cqn, u16 xrcd,
490                         struct mlx4_mtt *mtt, u64 db_rec, struct mlx4_srq *srq);
491 void mlx4_srq_free(struct mlx4_dev *dev, struct mlx4_srq *srq);
492
493 void mlx4_srq_invalidate(struct mlx4_dev *dev, struct mlx4_srq *srq);
494 void mlx4_srq_remove(struct mlx4_dev *dev, struct mlx4_srq *srq);
495
496 int mlx4_srq_arm(struct mlx4_dev *dev, struct mlx4_srq *srq, int limit_watermark);
497 int mlx4_srq_query(struct mlx4_dev *dev, struct mlx4_srq *srq, int *limit_watermark);
498
499 int mlx4_INIT_PORT(struct mlx4_dev *dev, int port);
500 int mlx4_CLOSE_PORT(struct mlx4_dev *dev, int port);
501
502 int mlx4_multicast_attach(struct mlx4_dev *dev, struct mlx4_qp *qp, u8 gid[16]);
503 int mlx4_multicast_detach(struct mlx4_dev *dev, struct mlx4_qp *qp, u8 gid[16]);
504
505 int mlx4_register_mac(struct mlx4_dev *dev, u8 port, u64 mac, int *index);
506 void mlx4_unregister_mac(struct mlx4_dev *dev, u8 port, int index);
507 int mlx4_register_vlan(struct mlx4_dev *dev, u8 port, u16 vlan, int *index);
508 void mlx4_unregister_vlan(struct mlx4_dev *dev, u8 port, int index);
509
510 int mlx4_map_phys_fmr(struct mlx4_dev *dev, struct mlx4_fmr *fmr, u64 *page_list,
511                       int npages, u64 iova, u32 *lkey, u32 *rkey);
512 int mlx4_map_phys_fmr_fbo(struct mlx4_dev *dev, struct mlx4_fmr *fmr,
513                           u64 *page_list, int npages, u64 iova,
514                           u32 fbo, u32 len, u32 *lkey, u32 *rkey);
515 int mlx4_fmr_alloc(struct mlx4_dev *dev, u32 pd, u32 access, int max_pages,
516                    int max_maps, u8 page_shift, struct mlx4_fmr *fmr);
517 int mlx4_fmr_alloc_reserved(struct mlx4_dev *dev, u32 mridx, u32 pd,
518                             u32 access, int max_pages, int max_maps,
519                             u8 page_shift, struct mlx4_fmr *fmr);
520 int mlx4_fmr_enable(struct mlx4_dev *dev, struct mlx4_fmr *fmr);
521 void mlx4_fmr_unmap(struct mlx4_dev *dev, struct mlx4_fmr *fmr,
522                     u32 *lkey, u32 *rkey);
523 int mlx4_fmr_free(struct mlx4_dev *dev, struct mlx4_fmr *fmr);
524 int mlx4_fmr_free_reserved(struct mlx4_dev *dev, struct mlx4_fmr *fmr);
525 int mlx4_SYNC_TPT(struct mlx4_dev *dev);
526
527 int mlx4_SET_PORT(struct mlx4_dev *dev, u8 port, int reset_qkey_viols,
528                          u32 cap_mask);
529
530 #endif /* MLX4_DEVICE_H */