[MLTHCA] added polling mode support.
[mirror/winof/.git] / hw / mlx4 / kernel / bus / net / mlx4.h
1 /*
2  * Copyright (c) 2004, 2005 Topspin Communications.  All rights reserved.
3  * Copyright (c) 2005 Sun Microsystems, Inc. All rights reserved.
4  * Copyright (c) 2005, 2006, 2007 Cisco Systems.  All rights reserved.
5  * Copyright (c) 2005 Mellanox Technologies. All rights reserved.
6  * Copyright (c) 2004 Voltaire, Inc. All rights reserved.
7  *
8  * This software is available to you under a choice of one of two
9  * licenses.  You may choose to be licensed under the terms of the GNU
10  * General Public License (GPL) Version 2, available from the file
11  * COPYING in the main directory of this source tree, or the
12  * OpenIB.org BSD license below:
13  *
14  *     Redistribution and use in source and binary forms, with or
15  *     without modification, are permitted provided that the following
16  *     conditions are met:
17  *
18  *      - Redistributions of source code must retain the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer.
21  *
22  *      - Redistributions in binary form must reproduce the above
23  *        copyright notice, this list of conditions and the following
24  *        disclaimer in the documentation and/or other materials
25  *        provided with the distribution.
26  *
27  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
28  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
29  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
30  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
31  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
32  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
33  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
34  * SOFTWARE.
35  */
36
37 #ifndef MLX4_H
38 #define MLX4_H
39
40 #include <mlx4_debug.h>
41 #include "l2w.h"
42 #include "device.h"
43 #include "doorbell.h"
44 #include "bus_intf.h"
45 #include "eq.h"
46
47
48 //
49 // Structure for reporting data to WMI
50 //
51
52 typedef struct _BUS_WMI_STD_DATA {
53         UINT32 DebugPrintLevel;
54         UINT32 DebugPrintFlags;
55
56 } BUS_WMI_STD_DATA, * PBUS_WMI_STD_DATA;
57
58
59 //
60 // Driver global data
61 //
62
63 enum mlx4_port_type {
64         MLX4_PORT_TYPE_IB       = 1 << 0,
65         MLX4_PORT_TYPE_ETH      = 1 << 1,
66 };
67
68
69 #pragma warning(disable:4201) // nameless struct/union
70 typedef struct _GLOBALS {
71         BUS_WMI_STD_DATA bwsd;
72
73         int mod_num_qp;
74         int mod_rdmarc_per_qp;
75         int mod_num_srq;
76         int mod_num_cq;
77         int mod_num_mcg;
78         int mod_num_mpt;
79         int mod_num_mtt;
80         int mod_num_mac;
81         int mod_num_vlan;
82         int mod_use_prio;
83
84         int mod_enable_qos;
85         int mod_mlx4_blck_lb;
86         enum mlx4_port_type mod_port_type[MLX4_MAX_PORTS];
87         int mod_interrupt_from_first;
88
89         int mod_msi_enable;
90         int mod_msi_num_vector;
91 } GLOBALS;
92 #pragma warning(default:4201) // nameless struct/union
93
94 extern GLOBALS g;
95
96
97 enum {
98         MLX4_HCR_BASE           = 0x80680,
99         MLX4_HCR_SIZE           = 0x0001c,
100         MLX4_CLR_INT_SIZE       = 0x00008
101 };
102
103 enum {
104         MLX4_MGM_ENTRY_SIZE     =  0x100,
105         MLX4_QP_PER_MGM         = 4 * (MLX4_MGM_ENTRY_SIZE / 16 - 2),
106         MLX4_MTT_ENTRY_PER_SEG  = 8
107 };
108
109 enum {
110         MLX4_EQ_ASYNC,
111         MLX4_EQ_COMP,
112         MLX4_NUM_EQ
113 };
114
115 #define MLX4_MAX_EXTRA_EQS 5
116
117 enum {
118         MLX4_NUM_PDS            = 1 << 15
119 };
120
121 enum {
122         MLX4_CMPT_TYPE_QP       = 0,
123         MLX4_CMPT_TYPE_SRQ      = 1,
124         MLX4_CMPT_TYPE_CQ       = 2,
125         MLX4_CMPT_TYPE_EQ       = 3,
126         MLX4_CMPT_NUM_TYPE
127 };
128
129 enum {
130         MLX4_CMPT_SHIFT         = 24,
131         MLX4_NUM_CMPTS          = MLX4_CMPT_NUM_TYPE << MLX4_CMPT_SHIFT
132 };
133
134 #define MGM_QPN_MASK       0x00FFFFFF
135 #define MGM_BLCK_LB_BIT    30
136
137 struct mlx4_bitmap {
138         u32                     last;
139         u32                     top;
140         u32                     max;
141         u32                     effective_max;
142         u32                     mask;
143         spinlock_t              lock;
144         unsigned long          *table;
145 };
146
147 struct mlx4_buddy {
148         unsigned long         **bits;
149         int                     max_order;
150         spinlock_t              lock;
151 };
152
153 struct mlx4_icm;
154
155 struct mlx4_icm_table {
156         u64                     virt;
157         int                     num_icm;
158         int                     num_obj;
159         int                     obj_size;
160         int                     lowmem;
161         int                     coherent;
162         struct mutex            mutex;
163         struct mlx4_icm       **icm;
164 };
165
166 struct mlx4_profile {
167         int                     num_qp;
168         int                     rdmarc_per_qp;
169         int                     num_srq;
170         int                     num_cq;
171         int                     num_mcg;
172         int                     num_mpt;
173         int                     num_mtt;
174 };
175
176 struct mlx4_fw {
177         u64                     clr_int_base;
178         u64                     catas_offset;
179         struct mlx4_icm        *fw_icm;
180         struct mlx4_icm        *aux_icm;
181         u32                     catas_size;
182         u16                     fw_pages;
183         u8                      clr_int_bar;
184         u8                      catas_bar;
185 };
186
187 struct mlx4_cmd {
188         struct pci_pool        *pool;
189         u8 __iomem             *hcr;
190         struct mutex            hcr_mutex;
191         struct semaphore        poll_sem;
192         struct semaphore        event_sem;
193         int                     max_cmds;
194         spinlock_t              context_lock;
195         int                     free_head;
196         struct mlx4_cmd_context *context;
197         u16                     token_mask;
198         u8                      use_events;
199         u8                      toggle;
200 };
201
202 struct mlx4_uar_table {
203         struct mlx4_bitmap      bitmap;
204 };
205
206 struct mlx4_mr_table {
207         struct mlx4_bitmap      mpt_bitmap;
208         struct mlx4_buddy       mtt_buddy;
209         u64                     mtt_base;
210         u64                     mpt_base;
211         struct mlx4_icm_table   mtt_table;
212         struct mlx4_icm_table   dmpt_table;
213 };
214
215 struct mlx4_cq_table {
216         struct mlx4_bitmap      bitmap;
217         spinlock_t              lock;
218         struct radix_tree_root  tree;
219         struct mlx4_icm_table   table;
220         struct mlx4_icm_table   cmpt_table;
221 };
222
223 struct mlx4_eq_table {
224         struct mlx4_bitmap      bitmap;
225         void __iomem           *clr_int;
226         u8 __iomem             *uar_map[(MLX4_NUM_EQ + 6) / 4];
227         u32                     clr_mask;
228         struct mlx4_eq          eq[MLX4_NUM_EQ + MLX4_MAX_EXTRA_EQS];
229         u64                     icm_virt;
230         dma_addr_t      icm_page;
231         dma_addr_t              icm_dma;
232         struct mlx4_icm_table   cmpt_table;
233         int                     have_irq;
234         u8                      inta_pin;
235         u8                                              max_extra_eqs;
236 #if 1//WORKAROUND_POLL_EQ
237         KEVENT          thread_start_event;
238         KEVENT          thread_stop_event;
239         BOOLEAN         bTerminated;
240         PVOID           threadObject;
241 #endif
242 };
243
244 struct mlx4_srq_table {
245         struct mlx4_bitmap      bitmap;
246         spinlock_t              lock;
247         struct radix_tree_root  tree;
248         struct mlx4_icm_table   table;
249         struct mlx4_icm_table   cmpt_table;
250 };
251
252 struct mlx4_qp_table {
253         struct mlx4_bitmap      bitmap;
254         u32                     rdmarc_base;
255         int                     rdmarc_shift;
256         spinlock_t              lock;
257         struct mlx4_icm_table   qp_table;
258         struct mlx4_icm_table   auxc_table;
259         struct mlx4_icm_table   altc_table;
260         struct mlx4_icm_table   rdmarc_table;
261         struct mlx4_icm_table   cmpt_table;
262 };
263
264 struct mlx4_mcg_table {
265         struct mutex            mutex;
266         struct mlx4_bitmap      bitmap;
267         struct mlx4_icm_table   table;
268 };
269
270 struct mlx4_catas_err {
271         u32 __iomem            *map;
272         struct list_head        list;
273         /* Windows */
274         int                                     stop;
275         KTIMER                          timer;
276         KDPC                            timer_dpc;
277         LARGE_INTEGER           interval;
278 };
279
280 struct mlx4_mac_table {
281 #define MLX4_MAX_MAC_NUM        128
282 #define MLX4_MAC_MASK           0xffffffffffff
283 #define MLX4_MAC_VALID_SHIFT    63
284 #define MLX4_MAC_TABLE_SIZE     MLX4_MAX_MAC_NUM << 3
285         __be64 entries[MLX4_MAX_MAC_NUM];
286         int refs[MLX4_MAX_MAC_NUM];
287         struct semaphore mac_sem;
288         int total;
289         int max;
290 };
291
292 struct mlx4_vlan_table {
293 #define MLX4_MAX_VLAN_NUM       126
294 #define MLX4_VLAN_MASK          0xfff
295 #define MLX4_VLAN_VALID         1 << 31
296 #define MLX4_VLAN_TABLE_SIZE    MLX4_MAX_VLAN_NUM << 2
297         __be32 entries[MLX4_MAX_VLAN_NUM];
298         int refs[MLX4_MAX_VLAN_NUM];
299         struct semaphore vlan_sem;
300         int total;
301         int max;
302 };
303
304 struct mlx4_port_info {
305         struct mlx4_mac_table   mac_table;
306         struct mlx4_vlan_table  vlan_table;
307 };
308
309 struct mlx4_priv {
310         struct mlx4_dev         dev;
311
312         struct list_head        dev_list;
313         struct list_head        ctx_list;
314         spinlock_t              ctx_lock;
315
316         struct list_head        pgdir_list;
317         struct mutex            pgdir_mutex;
318
319         struct mlx4_fw          fw;
320         struct mlx4_cmd         cmd;
321
322         struct mlx4_bitmap      pd_bitmap;
323         struct mlx4_uar_table   uar_table;
324         struct mlx4_mr_table    mr_table;
325         struct mlx4_cq_table    cq_table;
326         struct mlx4_eq_table    eq_table;
327         struct mlx4_srq_table   srq_table;
328         struct mlx4_qp_table    qp_table;
329         struct mlx4_mcg_table   mcg_table;
330
331         struct mlx4_catas_err   catas_err;
332
333         u8 __iomem             *clr_base;
334
335         struct mlx4_uar         driver_uar;
336         void __iomem           *kar;
337         struct mlx4_port_info   port[MLX4_MAX_PORTS];
338 };
339
340 static inline struct mlx4_priv *mlx4_priv(struct mlx4_dev *dev)
341 {
342         return container_of(dev, struct mlx4_priv, dev);
343 }
344
345 u32 mlx4_bitmap_alloc(struct mlx4_bitmap *bitmap);
346 void mlx4_bitmap_free(struct mlx4_bitmap *bitmap, u32 obj);
347 u32 mlx4_bitmap_alloc_range(struct mlx4_bitmap *bitmap, int cnt, int align);
348 void mlx4_bitmap_free_range(struct mlx4_bitmap *bitmap, u32 obj, int cnt);
349 int mlx4_bitmap_init(struct mlx4_bitmap *bitmap, u32 num, u32 mask, u32 reserved);
350 int mlx4_bitmap_init_with_effective_max(struct mlx4_bitmap *bitmap,
351                                         u32 num, u32 mask, u32 reserved,
352                                         u32 effective_max);
353 void mlx4_bitmap_cleanup(struct mlx4_bitmap *bitmap);
354
355 int mlx4_db_alloc(struct mlx4_dev *dev, 
356                                 struct mlx4_db *db, int order);
357
358 int mlx4_init_pd_table(struct mlx4_dev *dev);
359 int mlx4_init_uar_table(struct mlx4_dev *dev);
360 int mlx4_init_mr_table(struct mlx4_dev *dev);
361 int mlx4_init_eq_table(struct mlx4_dev *dev);
362 int mlx4_init_cq_table(struct mlx4_dev *dev);
363 int mlx4_init_qp_table(struct mlx4_dev *dev);
364 int mlx4_init_srq_table(struct mlx4_dev *dev);
365 int mlx4_init_mcg_table(struct mlx4_dev *dev);
366
367 void mlx4_cleanup_pd_table(struct mlx4_dev *dev);
368 void mlx4_cleanup_uar_table(struct mlx4_dev *dev);
369 void mlx4_cleanup_mr_table(struct mlx4_dev *dev);
370 void mlx4_cleanup_eq_table(struct mlx4_dev *dev);
371 void mlx4_cleanup_cq_table(struct mlx4_dev *dev);
372 void mlx4_cleanup_qp_table(struct mlx4_dev *dev);
373 void mlx4_cleanup_srq_table(struct mlx4_dev *dev);
374 void mlx4_cleanup_mcg_table(struct mlx4_dev *dev);
375
376 void mlx4_start_catas_poll(struct mlx4_dev *dev);
377 void mlx4_stop_catas_poll(struct mlx4_dev *dev);
378 int mlx4_restart_one(struct pci_dev *pdev);
379 int mlx4_register_device(struct mlx4_dev *dev);
380 void mlx4_unregister_device(struct mlx4_dev *dev);
381 void mlx4_dispatch_event(struct mlx4_dev *dev, enum mlx4_event type,
382                          int subtype, int port);
383 void mlx4_intf_init();
384 void mlx4_net_init();
385
386 BOOLEAN mlx4_is_eth_port(struct mlx4_dev *dev, int port_number);
387 int mlx4_count_ib_ports(struct mlx4_dev *dev);
388
389 struct mlx4_dev_cap;
390 struct mlx4_init_hca_param;
391
392 u64 mlx4_make_profile(struct mlx4_dev *dev,
393                       struct mlx4_profile *request,
394                       struct mlx4_dev_cap *dev_cap,
395                       struct mlx4_init_hca_param *init_hca);
396
397 int mlx4_map_eq_icm(struct mlx4_dev *dev, u64 icm_virt);
398 void mlx4_unmap_eq_icm(struct mlx4_dev *dev);
399
400 int mlx4_cmd_init(struct mlx4_dev *dev);
401 void mlx4_cmd_cleanup(struct mlx4_dev *dev);
402 void mlx4_cmd_event(struct mlx4_dev *dev, u16 token, u8 status, u64 out_param);
403 int mlx4_cmd_use_events(struct mlx4_dev *dev);
404 void mlx4_cmd_use_polling(struct mlx4_dev *dev);
405
406 int mlx4_qp_get_region(struct mlx4_dev *dev,
407                        enum qp_region region,
408                        int *base_qpn, int *cnt);
409
410 void mlx4_cq_completion(struct mlx4_dev *dev, u32 cqn);
411 void mlx4_cq_event(struct mlx4_dev *dev, u32 cqn, int event_type);
412
413 void mlx4_init_mac_table(struct mlx4_dev *dev, u8 port);
414 void mlx4_init_vlan_table(struct mlx4_dev *dev, u8 port);
415
416 void mlx4_qp_event(struct mlx4_dev *dev, u32 qpn, int event_type);
417
418 void mlx4_srq_event(struct mlx4_dev *dev, u32 srqn, int event_type);
419
420 void mlx4_handle_catas_err(struct mlx4_dev *dev);
421
422 int mlx4_init_one(struct pci_dev *pdev);
423
424 void mlx4_remove_one(struct pci_dev *pdev);
425
426 #define ETH_FCS_LEN     4               /* Frame Check Sequence Length   */
427 #define ETH_HLEN 14
428
429 int mlx4_add_eq(struct mlx4_dev *dev, int nent,
430                           u8 intr, PISR_FUNC func,PVOID func_context ,
431                           u8* p_eq_num, struct mlx4_eq ** p_eq);
432
433 void mlx4_remove_eq(struct mlx4_dev *dev, u8 eq_num);
434
435 int mlx4_reset_execute( struct ib_event_handler *event_handler );
436
437 int mlx4_reset_request( struct ib_event_handler *event_handler );
438
439 int mlx4_reset_cb_register( struct ib_event_handler *event_handler );
440
441 int mlx4_reset_cb_unregister( struct ib_event_handler *event_handler );
442
443 void fix_bus_ifc(struct pci_dev *pdev);
444
445
446
447 #endif /* MLX4_H */