0409ba090c5eacaf0eb0294c593a684e499300be
[mirror/winof/.git] / hw / mlx4 / kernel / bus / net / mlx4.h
1 /*
2  * Copyright (c) 2004, 2005 Topspin Communications.  All rights reserved.
3  * Copyright (c) 2005 Sun Microsystems, Inc. All rights reserved.
4  * Copyright (c) 2005, 2006, 2007 Cisco Systems.  All rights reserved.
5  * Copyright (c) 2005 Mellanox Technologies. All rights reserved.
6  * Copyright (c) 2004 Voltaire, Inc. All rights reserved.
7  *
8  * This software is available to you under a choice of one of two
9  * licenses.  You may choose to be licensed under the terms of the GNU
10  * General Public License (GPL) Version 2, available from the file
11  * COPYING in the main directory of this source tree, or the
12  * OpenIB.org BSD license below:
13  *
14  *     Redistribution and use in source and binary forms, with or
15  *     without modification, are permitted provided that the following
16  *     conditions are met:
17  *
18  *      - Redistributions of source code must retain the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer.
21  *
22  *      - Redistributions in binary form must reproduce the above
23  *        copyright notice, this list of conditions and the following
24  *        disclaimer in the documentation and/or other materials
25  *        provided with the distribution.
26  *
27  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
28  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
29  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
30  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
31  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
32  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
33  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
34  * SOFTWARE.
35  */
36
37 #ifndef MLX4_H
38 #define MLX4_H
39
40 #include <mlx4_debug.h>
41 #include "l2w.h"
42 #include "device.h"
43 #include "doorbell.h"
44 #include "bus_intf.h"
45 #include "eq.h"
46
47
48 //
49 // Structure for reporting data to WMI
50 //
51
52 typedef struct _BUS_WMI_STD_DATA {
53         UINT32 DebugPrintLevel;
54         UINT32 DebugPrintFlags;
55
56 } BUS_WMI_STD_DATA, * PBUS_WMI_STD_DATA;
57
58
59 //
60 // Driver global data
61 //
62
63 enum mlx4_port_type {
64         MLX4_PORT_TYPE_IB       = 1 << 0,
65         MLX4_PORT_TYPE_ETH      = 1 << 1,
66 };
67
68
69 #pragma warning(disable:4201) // nameless struct/union
70 typedef struct _GLOBALS {
71         BUS_WMI_STD_DATA bwsd;
72
73         int mod_num_qp;
74         int mod_rdmarc_per_qp;
75         int mod_num_srq;
76         int mod_num_cq;
77         int mod_num_mcg;
78         int mod_num_mpt;
79         int mod_num_mtt;
80         int mod_num_mac;
81         int mod_num_vlan;
82         int mod_use_prio;
83
84         int mod_enable_qos;
85         int mod_mlx4_blck_lb;
86         int mod_interrupt_from_first;
87
88         int mod_affinity;
89         PFDO_DEVICE_DATA p_fdo; // for debug purposes
90 } GLOBALS;
91 #pragma warning(default:4201) // nameless struct/union
92
93 extern GLOBALS g;
94
95
96 enum {
97         MLX4_HCR_BASE           = 0x80680,
98         MLX4_HCR_SIZE           = 0x0001c,
99         MLX4_CLR_INT_SIZE       = 0x00008
100 };
101
102 enum {
103         MLX4_MGM_ENTRY_SIZE     =  0x100,
104         MLX4_QP_PER_MGM         = 4 * (MLX4_MGM_ENTRY_SIZE / 16 - 2),
105         MLX4_MTT_ENTRY_PER_SEG  = 8
106 };
107
108 enum {
109         MLX4_EQ_ASYNC,
110         MLX4_EQ_COMP,
111         MLX4_NUM_EQ
112 };
113 #define MLX4_NUM_UNKNOWN        -1
114
115 #define MLX4_MAX_EXTRA_EQS 16
116 #define MLX4_NUM_EQS (MLX4_NUM_EQ + MLX4_MAX_EXTRA_EQS)
117
118 enum {
119         MLX4_NUM_PDS            = 1 << 15
120 };
121
122 enum {
123         MLX4_CMPT_TYPE_QP       = 0,
124         MLX4_CMPT_TYPE_SRQ      = 1,
125         MLX4_CMPT_TYPE_CQ       = 2,
126         MLX4_CMPT_TYPE_EQ       = 3,
127         MLX4_CMPT_NUM_TYPE
128 };
129
130 enum {
131         MLX4_CMPT_SHIFT         = 24,
132         MLX4_NUM_CMPTS          = MLX4_CMPT_NUM_TYPE << MLX4_CMPT_SHIFT
133 };
134
135 #define MGM_QPN_MASK       0x00FFFFFF
136 #define MGM_BLCK_LB_BIT    30
137
138 struct mlx4_bitmap {
139         u32                     last;
140         u32                     top;
141         u32                     max;
142         u32                     effective_max;
143         u32                     mask;
144         spinlock_t              lock;
145         unsigned long          *table;
146 };
147
148 struct mlx4_buddy {
149         unsigned long         **bits;
150         int                     max_order;
151         spinlock_t              lock;
152 };
153
154 struct mlx4_icm;
155
156 struct mlx4_icm_table {
157         u64                     virt;
158         int                     num_icm;
159         int                     num_obj;
160         int                     obj_size;
161         int                     lowmem;
162         int                     coherent;
163         struct mutex            mutex;
164         struct mlx4_icm       **icm;
165 };
166
167 struct mlx4_profile {
168         int                     num_qp;
169         int                     rdmarc_per_qp;
170         int                     num_srq;
171         int                     num_cq;
172         int                     num_mcg;
173         int                     num_mpt;
174         int                     num_mtt;
175 };
176
177 struct mlx4_fw {
178         u64                     clr_int_base;
179         u64                     catas_offset;
180         struct mlx4_icm        *fw_icm;
181         struct mlx4_icm        *aux_icm;
182         u32                     catas_size;
183         u16                     fw_pages;
184         u8                      clr_int_bar;
185         u8                      catas_bar;
186 };
187
188 struct mlx4_cmd {
189         struct pci_pool        *pool;
190         u8 __iomem             *hcr;
191         struct mutex            hcr_mutex;
192         struct semaphore        poll_sem;
193         struct semaphore        event_sem;
194         int                     max_cmds;
195         spinlock_t              context_lock;
196         int                     free_head;
197         struct mlx4_cmd_context *context;
198         u16                     token_mask;
199         u8                      use_events;
200         u8                      toggle;
201 };
202
203 struct mlx4_uar_table {
204         struct mlx4_bitmap      bitmap;
205 };
206
207 struct mlx4_mr_table {
208         struct mlx4_bitmap      mpt_bitmap;
209         struct mlx4_buddy       mtt_buddy;
210         u64                     mtt_base;
211         u64                     mpt_base;
212         struct mlx4_icm_table   mtt_table;
213         struct mlx4_icm_table   dmpt_table;
214 };
215
216 struct mlx4_cq_table {
217         struct mlx4_bitmap      bitmap;
218         spinlock_t              lock;
219         struct radix_tree_root  tree;
220         struct mlx4_icm_table   table;
221         struct mlx4_icm_table   cmpt_table;
222 };
223
224 struct mlx4_eq_table {
225         struct mlx4_bitmap      bitmap;
226         void __iomem           *clr_int;
227         u8 __iomem             *uar_map[(MLX4_NUM_EQS + 6) / 4];
228         u32                     clr_mask;
229         struct mlx4_eq          eq[MLX4_NUM_EQS];
230         u64                     icm_virt;
231         dma_addr_t      icm_page;
232         dma_addr_t              icm_dma;
233         struct mlx4_icm_table   cmpt_table;
234         int                     have_irq;
235         u8                      inta_pin;
236         u8                                              max_extra_eqs;
237 #if 1//WORKAROUND_POLL_EQ
238         KEVENT          thread_start_event;
239         KEVENT          thread_stop_event;
240         BOOLEAN         bTerminated;
241         PVOID           threadObject;
242 #endif
243 };
244
245 struct mlx4_srq_table {
246         struct mlx4_bitmap      bitmap;
247         spinlock_t              lock;
248         struct radix_tree_root  tree;
249         struct mlx4_icm_table   table;
250         struct mlx4_icm_table   cmpt_table;
251 };
252
253 struct mlx4_qp_table {
254         struct mlx4_bitmap      bitmap;
255         u32                     rdmarc_base;
256         int                     rdmarc_shift;
257         spinlock_t              lock;
258         struct mlx4_icm_table   qp_table;
259         struct mlx4_icm_table   auxc_table;
260         struct mlx4_icm_table   altc_table;
261         struct mlx4_icm_table   rdmarc_table;
262         struct mlx4_icm_table   cmpt_table;
263 };
264
265 struct mlx4_mcg_table {
266         struct mutex            mutex;
267         struct mlx4_bitmap      bitmap;
268         struct mlx4_icm_table   table;
269 };
270
271 struct mlx4_catas_err {
272         u32 __iomem            *map;
273         /* Windows */
274         int                                     stop;
275         KTIMER                          timer;
276         KDPC                            timer_dpc;
277         LARGE_INTEGER           interval;
278         PIO_WORKITEM            catas_work;
279 };
280
281 struct mlx4_mac_table {
282 #define MLX4_MAX_MAC_NUM        128
283 #define MLX4_MAC_MASK           0xffffffffffff
284 #define MLX4_MAC_VALID_SHIFT    63
285 #define MLX4_MAC_TABLE_SIZE     MLX4_MAX_MAC_NUM << 3
286         __be64 entries[MLX4_MAX_MAC_NUM];
287         int refs[MLX4_MAX_MAC_NUM];
288         struct semaphore mac_sem;
289         int total;
290         int max;
291 };
292
293 struct mlx4_vlan_table {
294 #define MLX4_MAX_VLAN_NUM       126
295 #define MLX4_VLAN_MASK          0xfff
296 #define MLX4_VLAN_VALID         1 << 31
297 #define MLX4_VLAN_TABLE_SIZE    MLX4_MAX_VLAN_NUM << 2
298         __be32 entries[MLX4_MAX_VLAN_NUM];
299         int refs[MLX4_MAX_VLAN_NUM];
300         struct semaphore vlan_sem;
301         int total;
302         int max;
303 };
304
305 struct mlx4_port_info {
306         struct mlx4_mac_table   mac_table;
307         struct mlx4_vlan_table  vlan_table;
308 };
309
310 struct mlx4_priv {
311         struct mlx4_dev         dev;
312
313         struct list_head        dev_list;
314         struct list_head        ctx_list;
315         spinlock_t              ctx_lock;
316
317         struct list_head        pgdir_list;
318         struct mutex            pgdir_mutex;
319
320         struct mlx4_fw          fw;
321         struct mlx4_cmd         cmd;
322
323         struct mlx4_bitmap      pd_bitmap;
324         struct mlx4_uar_table   uar_table;
325         struct mlx4_mr_table    mr_table;
326         struct mlx4_cq_table    cq_table;
327         struct mlx4_eq_table    eq_table;
328         struct mlx4_srq_table   srq_table;
329         struct mlx4_qp_table    qp_table;
330         struct mlx4_mcg_table   mcg_table;
331
332         struct mlx4_catas_err   catas_err;
333
334         u8 __iomem             *clr_base;
335
336         struct mlx4_uar         driver_uar;
337         void __iomem           *kar;
338         struct mlx4_port_info   port[MLX4_MAX_PORTS];
339 };
340
341 static inline struct mlx4_priv *mlx4_priv(struct mlx4_dev *dev)
342 {
343         return container_of(dev, struct mlx4_priv, dev);
344 }
345
346 u32 mlx4_bitmap_alloc(struct mlx4_bitmap *bitmap);
347 void mlx4_bitmap_free(struct mlx4_bitmap *bitmap, u32 obj);
348 u32 mlx4_bitmap_alloc_range(struct mlx4_bitmap *bitmap, int cnt, int align);
349 void mlx4_bitmap_free_range(struct mlx4_bitmap *bitmap, u32 obj, int cnt);
350 int mlx4_bitmap_init(struct mlx4_bitmap *bitmap, u32 num, u32 mask, u32 reserved);
351 int mlx4_bitmap_init_with_effective_max(struct mlx4_bitmap *bitmap,
352                                         u32 num, u32 mask, u32 reserved,
353                                         u32 effective_max);
354 void mlx4_bitmap_cleanup(struct mlx4_bitmap *bitmap);
355
356 int mlx4_db_alloc(struct mlx4_dev *dev, 
357                                 struct mlx4_db *db, int order);
358
359 int mlx4_init_pd_table(struct mlx4_dev *dev);
360 int mlx4_init_uar_table(struct mlx4_dev *dev);
361 int mlx4_init_mr_table(struct mlx4_dev *dev);
362 int mlx4_init_eq_table(struct mlx4_dev *dev);
363 int mlx4_init_cq_table(struct mlx4_dev *dev);
364 int mlx4_init_qp_table(struct mlx4_dev *dev);
365 int mlx4_init_srq_table(struct mlx4_dev *dev);
366 int mlx4_init_mcg_table(struct mlx4_dev *dev);
367
368 void mlx4_cleanup_pd_table(struct mlx4_dev *dev);
369 void mlx4_cleanup_uar_table(struct mlx4_dev *dev);
370 void mlx4_cleanup_mr_table(struct mlx4_dev *dev);
371 void mlx4_cleanup_eq_table(struct mlx4_dev *dev);
372 void mlx4_cleanup_cq_table(struct mlx4_dev *dev);
373 void mlx4_cleanup_qp_table(struct mlx4_dev *dev);
374 void mlx4_cleanup_srq_table(struct mlx4_dev *dev);
375 void mlx4_cleanup_mcg_table(struct mlx4_dev *dev);
376
377 int mlx4_start_catas_poll(struct mlx4_dev *dev);
378 void mlx4_stop_catas_poll(struct mlx4_dev *dev);
379 int mlx4_restart_one(struct pci_dev *pdev);
380 int mlx4_register_device(struct mlx4_dev *dev);
381 void mlx4_unregister_device(struct mlx4_dev *dev);
382 void mlx4_dispatch_event(struct mlx4_dev *dev, enum mlx4_event type,
383                          int subtype, int port);
384 void mlx4_intf_init();
385 void mlx4_net_init();
386
387 BOOLEAN mlx4_is_eth_port(struct mlx4_dev *dev, int port_number);
388 int mlx4_count_ib_ports(struct mlx4_dev *dev);
389
390 struct mlx4_dev_cap;
391 struct mlx4_init_hca_param;
392
393 u64 mlx4_make_profile(struct mlx4_dev *dev,
394                       struct mlx4_profile *request,
395                       struct mlx4_dev_cap *dev_cap,
396                       struct mlx4_init_hca_param *init_hca);
397
398 int mlx4_map_eq_icm(struct mlx4_dev *dev, u64 icm_virt);
399 void mlx4_unmap_eq_icm(struct mlx4_dev *dev);
400
401 int mlx4_cmd_init(struct mlx4_dev *dev);
402 void mlx4_cmd_cleanup(struct mlx4_dev *dev);
403 void mlx4_cmd_event(struct mlx4_dev *dev, u16 token, u8 status, u64 out_param);
404 int mlx4_cmd_use_events(struct mlx4_dev *dev);
405 void mlx4_cmd_use_polling(struct mlx4_dev *dev);
406
407 int mlx4_qp_get_region(struct mlx4_dev *dev,
408                        enum qp_region region,
409                        int *base_qpn, int *cnt);
410
411 void mlx4_cq_completion(struct mlx4_dev *dev, u32 cqn);
412 void mlx4_cq_event(struct mlx4_dev *dev, u32 cqn, int event_type);
413
414 void mlx4_init_mac_table(struct mlx4_dev *dev, u8 port);
415 void mlx4_init_vlan_table(struct mlx4_dev *dev, u8 port);
416
417 void mlx4_qp_event(struct mlx4_dev *dev, u32 qpn, int event_type);
418
419 void mlx4_srq_event(struct mlx4_dev *dev, u32 srqn, int event_type);
420
421 void mlx4_handle_catas_err(struct mlx4_dev *dev);
422
423 int mlx4_init_one(struct pci_dev *pdev, struct mlx4_dev_params *dev_params);
424
425 void mlx4_remove_one(struct pci_dev *pdev, int reset);
426
427 #define ETH_FCS_LEN     4               /* Frame Check Sequence Length   */
428 #define ETH_HLEN 14
429
430 int mlx4_add_eq(struct mlx4_dev *dev, int nent,
431         KAFFINITY cpu, PISR_FUNC func, PVOID func_context ,
432         u8* p_eq_num, struct mlx4_eq ** p_eq);
433
434 void mlx4_remove_eq(struct mlx4_dev *dev, u8 eq_num);
435
436 int mlx4_reset_ready( struct ib_event_handler *event_handler );
437 int mlx4_reset_execute( struct ib_event_handler *event_handler );
438
439 int mlx4_reset_request( struct ib_event_handler *event_handler );
440
441 int mlx4_reset_cb_register( struct ib_event_handler *event_handler );
442
443 int mlx4_reset_cb_unregister( struct ib_event_handler *event_handler );
444
445 void fix_bus_ifc(struct pci_dev *pdev);
446
447 void mlx4_dispatch_reset_event(struct ib_device *ibdev, enum ib_event_type type);
448
449
450 #endif /* MLX4_H */